【技术实现步骤摘要】
本专利技术涉及高速无线通信领域，尤其涉及一种基于FPGA芯片的信号峰均比抑制装置及方法，用于降低高速无线通信系统中面临的较高峰均比的问题。
技术介绍
随着大规模集成电路地迅速发展，使用硬件实现OFDM(OrthogonalFrequencyDivisionMultiplexing)信号的调制解调已变得相对容易，但是高速无线通信系统面临较高峰均比的问题也越来越突出。
技术实现思路
针对上述问题，本专利技术的目的在于提供一种基于FPGA芯片的信号峰均比抑制装置及方法，能够提高高速无线通信系统的峰均比抑制能力，同时降低硬件实现的复杂度。为达到上述目的，本专利技术的实施例采用如下技术方案予以实现。技术方案一：一种基于FPGA芯片的信号峰均比抑制装置，用于对无线通信系统中的OFDM数据进行峰均比抑制，所述装置至少包括：时钟模块、与所述时钟模块电连接的ROM模块、与所述ROM模块电连接的ROM控制模块、与所述时钟模块和所述ROM模块分别电连接的选择性映射SLM模块以及与所述SLM模块电连接的限幅模块；其中，所述时钟模块，用于提供工作时钟；所述ROM模块，用于存储所述OFDM数据；所述ROM控制模块，用于控制所述ROM模块的工作时序和所述ROM模块输出OFDM数据的地址；所述SLM模块，用于对所述ROM模块中存储的OFDM数据进行选择性映射计算并输出计算结果序列；所述...
【技术保护点】
一种基于FPGA芯片的信号峰均比抑制装置，用于对无线通信系统中的OFDM数据进行峰均比抑制，其特征在于，所述装置至少包括：时钟模块、与所述时钟模块电连接的ROM模块、与所述ROM模块电连接的ROM控制模块、与所述时钟模块和所述ROM模块分别电连接的选择性映射SLM模块以及与所述SLM模块电连接的限幅模块；其中，所述时钟模块，用于提供工作时钟；所述ROM模块，用于存储所述OFDM数据；所述ROM控制模块，用于控制所述ROM模块的工作时序和所述ROM模块输出OFDM数据的地址；所述SLM模块，用于对所述ROM模块中存储的OFDM数据进行选择性映射计算并输出计算结果序列；所述限幅模块，用于对所述SLM模块输出的计算结果序列进行削峰操作。
【技术特征摘要】
1.一种基于FPGA芯片的信号峰均比抑制装置，用于对无线通信
系统中的OFDM数据进行峰均比抑制，其特征在于，所述装置至少包
括：时钟模块、与所述时钟模块电连接的ROM模块、与所述ROM模
块电连接的ROM控制模块、与所述时钟模块和所述ROM模块分别电
连接的选择性映射SLM模块以及与所述SLM模块电连接的限幅模块；
其中，所述时钟模块，用于提供工作时钟；
所述ROM模块，用于存储所述OFDM数据；
所述ROM控制模块，用于控制所述ROM模块的工作时序和所述
ROM模块输出OFDM数据的地址；
所述SLM模块，用于对所述ROM模块中存储的OFDM数据进行
选择性映射计算并输出计算结果序列；
所述限幅模块，用于对所述SLM模块输出的计算结果序列进行削
峰操作。
2.根据权利要求1所述的一种基于FPGA芯片的信号峰均比抑制
装置，其特征在于，
所述时钟模块，用于采用FPGA芯片中的锁相环作为独立的时钟，
且所述时钟模块的输入时钟由外部晶振提供，所述时钟模块的输出时
钟作为工作时钟。
3.根据权利要求1所述的一种基于FPGA芯片的信号峰均比抑制
装置，其特征在于，
所述ROM模块，用于分别存储所述OFDM数据的实部和虚部。
4.根据权利要求1所述的一种基于FPGA芯片的信号峰均比抑制
装置，其特征在于，
所述SLM模块，用于将所述OFDM数据进行基带映射，得到M
个离散频域数据序列；
所述SLM模块，还用于获取M个随机序列，并将M个随机序列
与所述M个离散频域数据序列进行点乘操作，得到的M个结果序列；
所述SLM模块，还用于将所述M个结果序列进行逆傅里叶变换，
得到M个时域序列；
所述SLM模块，还用于分别计算所述M个时域序列的峰均比，选
择得到具有最小峰均比的时域序列输出至限幅模块。
5.根据权利要求4所述的一种基于FPGA芯片的信号峰均比抑制
装置，其特征在于，所述SLM模块包含SLM_control子模块、SLM_ROM
子模块、乘法器、计算子模块；
其中，所述SLM_control子模块，用于控制SL...
【专利技术属性】
技术研发人员：李波，杨勇，张凡，史萌萌，周兆军，仇妙月，
申请(专利权)人：西安烽火电子科技有限责任公司，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。