本发明专利技术涉及一种基于总线的FPGA芯片配置方法和配置电路，该方法包括：总线采用仲裁方式从多个主设备中选择第一主设备；所述总线对所述第一主设备的第一配置信息进行解码，得到第二配置信息；所述总线将所述第二配置信息发送给多个从设备。该配置电路包括多个主设备，总线和多个从设备。本发明专利技术可以通过总线的调度来实现所需功能。
【技术实现步骤摘要】
本专利技术涉及一种集成电路，特别是涉及一种基于总线的FPGA芯片配置方法和配置电路。
技术介绍
在现场可编程门阵列(Field — Programmable Gate Array, FPGA)芯片中，配置是一个非常重要的功能。配置是指将大量兆比特级别的控制信息，以码流的方式输入到芯片中，实现对FPGA内部海量通用逻辑资源的功能选择和控制，以实现特定功能。图1为现有技术的FPGA配置电路图。如图1所示，配置通常会提供不同的方法，例如主动配置、被动配置、JTAG配置等。配置的码流还可以选择是否加密，是否压缩。现有技术的FPGA配置电路，都是基于模块级别的，数据都是在模块之间进行传输的。但是，这些模块之间是点对点的直接连接，由于模块比较多，模块之间的连接比较复杂。当对主动配置进行修改时，与主动配置连接的Flash控制器、解密和解压缩的连接线都需要修改。所以，当对其中一个模块进行修改时，会影响到其他的模块，比较难以扩展。由于设计的复杂性，从而造成了验证的复杂性。
技术实现思路
本专利技术的目的是为了解决模块之间连接的复杂性。为实现上述目的，本专利技术提供了一种基于总线的FPGA芯片配置方法和配置电路。所述方法包括:总线采用仲裁方式从多个主设备中选择第一主设备；所述总线对所述第一主设备的第一配置信息进行解码，得到第二配置信息；所述总线将所述第二配置信息发送给多个从设备。进一步地，所述主设备具体为被动配置、主动配置、联合测试行为组织JTAG或Flash控制器。进一步地，所述从设备具体为解密、解压缩、输入输出配置链、时钟配置链或逻辑配置链。另外，本专利技术提供了一种基于总线的FPGA芯片配置电路，其特征在于，所述电路包括多个主设备，总线和多个从设备；所述总线分别与所述多个主设备和所述多个从设备连接；所述总线采用仲裁方式从多个主设备中选择第一主设备；对所述第一主设备的第一配置信息进行解码，得到第二配置信息；将所述第二配置信息发送给多个从设备。本专利技术的优点:(1)实现简单。各模块的接口使用统一的总线接口，使系统易于设计。(2)测试简单。总线总线结构可以通过标准的、统一的接口协议，实现数据的仲裁和传输。各个模块只需保证总线接口的正确性，即可保证相互之间数据传输的正确性。(3)易于扩展。采用总线结构后，所有功能模块都挂接在总线上。当根据需求对系统进行升级扩展时，只需要把增加的模块也同样挂接在总线上即可，其他已有模块不需要做任何改动，这样就可以降低系统扩展的工作量。【附图说明】图1为现有技术的FPGA配置电路图；图2为本专利技术实施例提供的基于总线的FPGA芯片配置方法流程图；图3为本专利技术实施例提供的基于总线的FPGA芯片配置电路图；图4为本专利技术实施例提供的基于总线的FPGA芯片配置电路应用场景图。【具体实施方式】下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。图2为本专利技术实施例提供的基于总线的FPGA芯片配置方法流程图。如图2所示，该方法包括以下步骤:步骤201，总线采用仲裁方式从多个主设备中选择第一主设备；步骤202，总线对第一主设备的第一配置信息进行解码，得到第二配置信息；步骤203，总线将第二配置信息发送给多个从设备。进一步地，主设备具体为被动配置、主动配置、联合测试行为组织JTAG或Flash控制器。从设备具体为解密、解压缩、输入输出配置链、时钟配置链或逻辑配置链。进一步地，解密和解压缩可以作为主设备，通过总线向被动配置、主动配置、联合测试行为组织JTAG或Flash控制器发送配置信息。图3为本专利技术实施例提供的基于总线的FPGA芯片配置电路图。如图3所示，该配置电路包括主设备11、主设备12和主设备13等多个主设备，总线31，从设备21、从设备22和从设备23等多个从设备。总线31按照仲裁方式从多个主设备中选择一个主设备11，对主设备11的第一配置信息进行解码，得到第二配置信息；将第二配置信息发送给多个从设备。图4为本专利技术实施例提供的基于总线的FPGA芯片配置电路应用场景图。如图4所示，主设备包括被动配置、主动配置、JTAG和Flash控制器等。从设备包括解密、解压缩、输入输出配置链、时钟配置链和逻辑配置链等。总线按照仲裁方式从主设备中选择被动配置，也可以是主动配置、JTAG或Flash控制器；对被动的配置信息进行解码，得到第二配置信息；将第二配置信息再发送给多个从设备。其中，解密和解压缩也可以作为主设备，总线对解密或解压缩的配置信息进行解码，并将解码后的配置信息发送给被动配置、主动配置、JTAG和Flash控制器。以上所述的【具体实施方式】，对本专利技术的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本专利技术的【具体实施方式】而已，并不用于限定本专利技术的保护范围，凡在本专利技术的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。【主权项】1.一种基于总线的FPGA芯片配置方法，其特征在于，所述方法包括: 总线采用仲裁方式从多个主设备中选择第一主设备； 所述总线对所述第一主设备的第一配置信息进行解码，得到第二配置信息； 所述总线将所述第二配置信息发送给多个从设备。2.根据权利要求1所述的基于总线的FPGA芯片配置方法，其特征在于，所述主设备具体为被动配置、主动配置、联合测试行为组织JTAG或Flash控制器。3.根据权利要求1所述的基于总线的FPGA芯片配置方法，其特征在于，所述从设备具体为解密、解压缩、输入输出配置链、时钟配置链或逻辑配置链。4.一种基于总线的FPGA芯片配置电路，其特征在于，所述电路包括多个主设备，总线和多个从设备； 所述总线分别与所述多个主设备和所述多个从设备连接； 所述总线采用仲裁方式从多个主设备中选择第一主设备；对所述第一主设备的第一配置信息进行解码，得到第二配置信息；将所述第二配置信息发送给多个从设备。【专利摘要】本专利技术涉及一种基于总线的FPGA芯片配置方法和配置电路，该方法包括：总线采用仲裁方式从多个主设备中选择第一主设备；所述总线对所述第一主设备的第一配置信息进行解码，得到第二配置信息；所述总线将所述第二配置信息发送给多个从设备。该配置电路包括多个主设备，总线和多个从设备。本专利技术可以通过总线的调度来实现所需功能。【IPC分类】G06F13/40【公开号】CN105302754【申请号】CN201410267773【专利技术人】王宏宇, 孙楠楠, 刘明 【申请人】京微雅格（北京）科技有限公司【公开日】2016年2月3日【申请日】2014年6月16日本文档来自技高网...
【技术保护点】
一种基于总线的FPGA芯片配置方法，其特征在于，所述方法包括：总线采用仲裁方式从多个主设备中选择第一主设备；所述总线对所述第一主设备的第一配置信息进行解码，得到第二配置信息；所述总线将所述第二配置信息发送给多个从设备。
【技术特征摘要】
【专利技术属性】
技术研发人员：王宏宇，孙楠楠，刘明，
申请(专利权)人：京微雅格北京科技有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。