一种软、硬件协同的可编程逻辑器件交联仿真测试方法，利用黑白盒测试相结合的思想，分别建立软件仿真验证环境和硬件仿真验证环境，通过器件建模、故障建模、Matlab仿真等手段为被测设计模型提供软激励，并利用ModelSim编译仿真器对被测设计模型进行功能仿真和时序仿真；通过对DSP芯片编程的方式向可编程逻辑器件施加硬激励，利用数字逻辑分析仪观测并记录可编程逻辑器件及外围电路物理响应信号的特征及波形，完成可编程逻辑器件在硬件实物上的功能和时序仿真，并通过对两种仿真验证环境下测试结果的比较分析，不断修正设计模型，逐步逼近整个控制电路的实际参数，使测试结果最终达到收敛状态，实现电路设计的参数最优化，提高测试的精度和可信度。
【技术实现步骤摘要】
本专利技术涉及，可以在不同的验证级别和验证环境上实现对可编程逻辑器件的功能、时序的验证，主要在DSP高速数字信号处理器+可编程逻辑器件协处理器的硬件架构上使用。
技术介绍
随着技术发展的需要以及控制系统性能需求的不断提高，传统的模拟控制技术逐渐消失，转而采用高速数字控制技术，控制技术逐步呈现出信息化、网络化、智能化和精确化的发展趋势。在新型伺服系统的研制中，伺服系统实现的功能越来越多、性能要求越来越高，控制结构越来越复杂，使得传统伺服控制器的单核心处理器硬件架构已无法满足控制要求，越来越多伺服系统引入可编程逻辑器件参与控制，采用DSP高速数字信号处理器+可编程逻辑器件协处理器的硬件架构，利用可编程逻辑器件对数字系统进行逻辑规划，实现对大量A/D、D/A转换通道的控制和总线时序的控制。另外，随着小型化、集成化、轻质化的发展，势必会导致大规模可编程逻辑器件的引入，通过编写硬件描述语言的方式自主配置硬件资源、设计硬件功能电路模块，取代目前繁多的电路芯片及其外围电路，这就使得可编程逻辑器件软件的重要性不断提高，一旦可编程逻辑器件存在缺陷，将导致可编程逻辑器件无法正常实现预期功能，直接影响到整体可靠性，因此对可编程逻辑器件的测试需求变得尤为迫切，对可编程逻辑器件进行全面、精确、高效的测试技术研究显得尤为重要。以CPLD、FPGA为代表的可编程逻辑器件在工程中的应用较晚，是最近十年刚刚兴起的一项技术，由于其具有功耗低、集成度高、灵活性强等优点而备受关注并逐步得到应用，开发语言为硬件描述语言(HDL)，目前国内外对于该语言的测试验证尚没有统一的测试标准，也没有一套通用、有效的测试方法和测试流程，传统的可编程逻辑器件软件验证主要是借助于芯片制造厂商提供的集成开发环境中自带的仿真工具进行的，首先进行系统描述，在系统基础条件下，用硬件描述语言将系统的行为描述出来，其次是对程序进行功能性仿真，检验描述是否正确，而后进行综合，对综合得到的门级电路进行综合后仿真，查看功能与要求是否一致，最后将布局布线的时延信息反标注到设计网表中，进行布局布线后仿真，检查设计时序与可编程逻辑器件实际运行情况是否一致，有条件的单位还要借助于自动测试设备ATE (Automatic Test Equipment)对可编程逻辑器件芯片内部的逻辑资源进行测试。这种传统的测试方式不仅测试步骤繁琐、测试周期长，而且在测试工具、测试设备方面的投入巨大，也不能完全模拟可编程逻辑器件的实际工作环境，对可编程逻辑器件更不能进行全面、精确的测试。
技术实现思路
本专利技术的技术解决问题是:克服现有技术的不足，提供了，利用黑白盒测试相结合的思想，分别建立软件仿真验证环境和硬件仿真验证环境，在不同的验证级别和验证环境上对可编程逻辑器件的功能、时序进行了全面、精确的验证，并通过对两种仿真验证环境测试结果的比较分析，不断修正设计模型，逐步逼近整个控制电路的实际参数，使测试结果最终达到收敛状态，实现了电路设计的参数最优化，提高了测试的精度和可信度。本专利技术的技术解决方案是:—种软、硬件协同的可编程逻辑器件交联仿真测试方法，步骤如下:(1)确定包括可编程逻辑器件的待测控制电路的电路结构；(2)根据所述待测控制电路的电路结构，采用硬件描述语言对控制电路中的器件进行仿真建模，形成仿真模型库；(3)根据所述待测控制电路可能出现的故障类型，通过硬件描述语言建立相应的故障模型；(4)根据步骤⑴中的电路结构和步骤⑵中的仿真模型库，对所述待测控制电路整体进行建模，用于模拟被测可编程逻辑器件与外围芯片之间的信号交互及延时特性；根据步骤(1)中的电路结构，搭建实体控制电路；(5)搭建软件仿真验证环境和硬件仿真验证环境；软件仿真验证环境包括软件仿真验证计算机、Matlab软件和ModelSim编译仿真器；硬件仿真验证环境包括硬件仿真验证计算机、数字逻辑分析仪和DSP仿真器；硬件仿真验证计算机中有CCS编译调试软件；(6)在所述软件仿真验证环境中，根据白盒测试的原理，编写测试激励Testbench，同时将步骤(3)中的故障模型与Matlab软件中预先设计的激励数据一起注入到的测试激励Testbench中，将测试激励Testbench注入到步骤(4)中建立的待测控制电路模型中，利用ModelSim编译仿真器进行功能仿真，并记录波形文件和覆盖率；(7)在硬件仿真验证环境中，根据黑盒测试的原理，通过CCS编译调试软件按照故障模型对DSP芯片编程，使DSP芯片输出正常或异常的控制信号，模拟实际运行环境中的控制信号和可能出现的异常控制信号，将硬件激励施加到被测的可编程逻辑器件中，并利用数字逻辑分析仪观测并记录可编程逻辑器件及外围电路物理响应信号的特征及波形；(8)在软件仿真验证环境中，应用Matlab软件对可编程逻辑器件进行功能仿真，将仿真结果与步骤出)中的软件仿真结果进行比较，在硬件仿真验证环境中，将步骤(7)中的硬件仿真结果与控制电路中各芯片的默认时序进行比较；若软件仿真比较结果与硬件仿真比较结果均为一致，则进入步骤(9)，否则重新修正可编程逻辑器件的设计，返回步骤(6)；(9)在ModelSim编译仿真器中添加网表文件、标准时序延迟文件、设计约束和测试向量库文件对可编程逻辑器件进行时序仿真，生成并记录性能分析文件；(10)在硬件仿真验证环境中，在硬件激励中以DSP编程的方式添加时序信息，使DSP芯片输出的控制信号的特性发生变化或达到临界状态，利用数字逻辑分析仪观测并记录可编程逻辑器件及外围电路物理响应信号的特征及波形；(11)将步骤(9)的仿真结果与步骤(6)中的仿真结果进行比较，将步骤(10)的仿真结果与控制电路中各芯片的默认时序进行比较，若比较结果均为一致，则完成所述软硬件协同的可编程逻辑器件的交联仿真测试，否则重新修正可编程逻辑器件的设计，返回步骤⑶。所述待测控制电路包括DSP芯片、可编程逻辑器件、电源复位芯片、第一时钟电路、第二时钟电路、第一 JTEG电路、第二 JTEG电路、总线驱动器、1553B总线接口芯片、模数转换器ADC和数模转换器DAC ;第一时钟电路为DSP芯片提供时钟信号，第二时钟电路为1553B总线协议芯片提供时钟信号，电源复位芯片为整个待测控制电路提供电源，并且为可编程逻辑器件提供复位信号，该复位信号经可编程逻辑器件滤波处理后分发给DSP芯片、1553B总线接口芯片和数模转换器ADC，DSP地址总线与可编程逻辑器件、1553B总线协议芯片直连，数据总线经总线驱动器隔离后与1553B总线协议芯片、数模转换器DAC、模数转换器ADC连接，DSP芯片输出控制信号给可编程逻辑器件，经可编程逻辑器件逻辑处理后输出给1553B总线协议芯片、数模转换器DAC、模数转换器ADC和总线驱动芯片，进行数据传输的时序控制；第一 JTEG电路连接到DSP芯片，第二 JTEG电路连接到可编程逻辑器件。所述可编程逻辑器件为CPLD芯片或者FPGA芯片。所述硬件描述语言为Verilog HDL、VHDL或System C。所述待测控制电路可能出现的故障类型包括:a、可编程逻辑器件输出的控制信号中存在周期性或随机性干扰信号；b、DSP芯片输出的控制信号中存在周期性或随机性干扰信号；c、可编程逻辑本文档来自技高网...
【技术保护点】
一种软、硬件协同的可编程逻辑器件交联仿真测试方法，其特征在于步骤如下：(1)确定包括可编程逻辑器件的待测控制电路的电路结构；(2)根据所述待测控制电路的电路结构，采用硬件描述语言对控制电路中的器件进行仿真建模，形成仿真模型库；(3)根据所述待测控制电路可能出现的故障类型，通过硬件描述语言建立相应的故障模型；(4)根据步骤(1)中的电路结构和步骤(2)中的仿真模型库，对所述待测控制电路整体进行建模，用于模拟被测可编程逻辑器件与外围芯片之间的信号交互及延时特性；根据步骤(1)中的电路结构，搭建实体控制电路；(5)搭建软件仿真验证环境和硬件仿真验证环境；软件仿真验证环境包括软件仿真验证计算机、Matlab软件和ModelSim编译仿真器；硬件仿真验证环境包括硬件仿真验证计算机、数字逻辑分析仪和DSP仿真器；硬件仿真验证计算机中有DSP编译调试软件；(6)在所述软件仿真验证环境中，根据白盒测试的原理，编写测试激励Testbench，同时将步骤(3)中的故障模型与Matlab软件中预先设计的激励数据一起嵌入到的测试激励Testbench中，将测试激励Testbench嵌入到步骤(4)中建立的待测控制电路模型中，利用ModelSim编译仿真器进行功能仿真，并记录波形文件和覆盖率；(7)在硬件仿真验证环境中，根据黑盒测试的原理，通过DSP编译调试软件按照故障模型对DSP芯片编程，使DSP芯片输出正常或异常的控制信号，模拟实际运行环境中的控制信号和可能出现的异常控制信号，将硬件激励施加到被测的可编程逻辑器件中，并利用数字逻辑分析仪观测并记录可编程逻辑器件及外围电路物理响应信号的特征及波形；(8)在软件仿真验证环境中，应用Matlab软件对可编程逻辑器件进行功能仿真，将仿真结果与步骤(6)中的软件仿真结果进行比较，在硬件仿真验证环境中，将步骤(7)中的硬件仿真结果与控制电路中各芯片的典型时序进行比较；若软件仿真比较结果与硬件仿真比较结果均为一致，则进入步骤(9)，否则重新修正可编程逻辑器件的设计，返回步骤(6)；(9)在ModelSim编译仿真器中添加网表文件、标准时序延迟文件、设计约束和资源库对可编程逻辑器件进行时序仿真，生成并记录性能分析文件；(10)在硬件仿真验证环境中，在硬件激励中以DSP编程的方式添加时序信息，使DSP芯片输出的控制信号的特性发生变化或达到临界状态，利用数字逻辑分析仪观测并记录可编程逻辑器件及外围电路物理响应信号的特征及波形；(11)将步骤(9)的仿真结果与步骤(6)中的仿真结果进行比较，将步骤(10)的仿真结果与控制电路中各芯片的典型时序进行比较，若比较结果均为一致，则完成所述软硬件协同的可编程逻辑器件的交联仿真测试，否则重新修正可编程逻辑器件的设计，返回步骤(6)。...
【技术特征摘要】
【专利技术属性】
技术研发人员：刘海山，王首浩，丁怀龙，张建国，
申请(专利权)人：北京精密机电控制设备研究所，中国运载火箭技术研究院，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。