一种基于AIC信息准则的信号源个数估计硬件电路及其实现方法技术

本发明专利技术公布了一种基于AIC信息准则的信号源个数估计硬件电路及其实现方法，其特征是按如下步骤进行：1设计对数运算模块；2设计协方差矩阵特征值的累加和的对数运算模块；3设计协方差矩阵特征值的乘积的对数运算模块；4设计AIC函数值运算模块；5设计AIC函数值最值点求解模块。本发明专利技术所设计的硬件电路可以实现信号源个数估计，并且硬件电路复杂度低，资源消耗少，运算速度快。

【技术实现步骤摘要】

本专利技术设及阵列信号处理领域，具体地说是一种基于AIC信息准则的信号源个数 估计硬件电路及其实现方法。
技术介绍
阵列信号处理属于现代信号处理的重要研究内容，在移动通信、电子对抗、参数估 计、信号识别等领域都有着广泛的应用前景。一般来讲，阵列信号处理是将多个传感器设置 在空间的不同位置来组成传感器阵列，通过对接收机输出的数据进行处理，利用各个信号 在空间位置上的差异，提取信号源的特征信息。运些特征信息包括：空间信号源的方向、数 目、频率、相位、调制形式等。 阵列信号处理中，估计信号源的个数是一个十分关键的问题。在实际应用当中，信 号源个数往往是一个未知数，大部分算法设计都需要知道入射信号源的个数，然后才能得 到其他关于入射信号的信息，例如入射信号的方向等。很多学者提出了在信号源数目估计 方面较为有效的方法，包括信息论方法、平滑秩法、矩阵分解法、盖氏圆方法W及正则相关 等方法。 信息论的方法是WaxΜ和KailathT提出的，信息论的方法都有一个统一的表达 形式 J(k) =L(k)+p〇〇 (1)[000引式（1)中，L似是对数似然函数，p(k)是罚函数。通过对L(k)和p(k)的不同选 择就可W得到不同的准则。其中邸C信息论准则可W用式（2)表达， EDC (η) = L (M-n) In八（η) +n (2M-n) "L)似[000引式似中，η为待估计的信号源数（自由度），L为采集信号的快拍数，Λ(η)为似 然函数，Μ为阵元数目，并有： 在式似中选择C(L)为1，就可W得到AIC准则，即 AlC(n)=化(Μ-η)ΙηΛ(n)+化（2M-n) (4) 由于在设计ASIC或者基于FPGA设计硬件电路时，没有对数运算单元，导致式（4) 中的对数运算部分InΛ(η)无法在FPGA和ASIC中求解，使得基于AIC准则的信号源估计 的理论方法无法直接完整地在FPGA或ASIC等硬件电路中实现；式（3)中Λ(η)的计算过 程很复杂，包括乘方运算和除法运算，在FPGA或者ASIC等硬件电路中实现乘方运算和除法 运算，电路设计的难度较大，资源消耗较多，并且运算时间较长；如果直接根据式（4)分别 通过Μ次计算得到Μ个输出AICi，AIC2,…，AIC,，…，AICm，而不考虑Μ次计算过程中数据的 相关性，会带来大量重复的计算，浪费了运算时间。
技术实现思路
本专利技术为了避免上述技术的不足之处，提出了一种基于AIC信息准则的信号源个 数估计硬件电路及其实现方法，W期降低硬件实现的复杂度，加快运算速度，从而在硬件电 路中高效地实现信号源个数估计。 本专利技术为解决技术问题采用如下技术方案： 本专利技术一种基于AIC信息准则的信号源个数估计硬件电路的特点是包括：协方差 矩阵的特征值累加和的对数运算模块、协方差矩阵的特征值乘积的对数运算模块、AIC函数 值计算模块W及AIC函数值最小值点求解模块；所述协方差矩阵的特征值累加和的对数运 算模块W及协方差矩阵的特征值乘积的对数运算模块中分别包含对数运算模块； 所述协方差矩阵的特征值累加和的对数运算模块W及所述协方差矩阵的特征值 乘积的对数运算模块分别依次读入源操作数λι，λ,，…，λ,，…，λΜ并进行运算，分别获 得Μ个运算结果ln_sumi,ln_sum2,…，ln_sumj,…，1]1_8111%^及ln_acc1,ln_acc2,…，1η_ accj,…，ln_accM并输出给所述AIC函数值计算模块；所述AIC函数值计算模块依次读入2M个运算结果ln_sum2,…，ln_sumj,…，ln_ sm%ln_acci,ln_acc2,…，ln_accj,…，ln_accMW及采样频率K，常数ω和阵元数目Μ并进 行运算，获得Μ个运算结果AICi，AIC2,…，AlCj，…，AIQi再输出给所述AIC函数值最小值点 求解模块；[001引所述AIC函数值最小值点求解模块读入所述Μ个运算结果AICi，AIC2,…，AlCj，…，AICm并进行运算，从而获得信号源个数的估计值source_num。 本专利技术一种基于AIC信息准则的信号源个数估计硬件电路的实现方法的特点是 按如下步骤进行：步骤1、根据式（1)，利用2个加法器、1个减法器、3个乘法器、2个除法器、1个比 较器、1个选择器和4个寄存器设计对数运算模块LN_PE;将源操作数a读入对所述数运算 模块LN_PE中进行求对数运算，从而获得运算结果Ina作为所述对数运算模块LN_PE的输 出值；[002引 式（1)中，i= 1，2, 3···η巧 > 0 ;步骤2、根据式似，利用所述对数运算模块LN_PE、1个加法器、2个选择器、(Μ+1) 个寄存器设计协方差矩阵的特征值累加和的对数运算模块；将源操作数λ1，λ2,…，λ,，… ，入Μ依次读入所述协方差矩阵的特征值累加和的对数运算模块，从而依次得出Μ个运算结 果ln_sumi,ln_sum2,…，ln_sumj,…，ln_sumM:[002引式似中，λ1，λ2,…，λ,，…，λΜ表示协方差矩阵的Μ个按照从大到小顺序排列 的特征值，λ,表示第j个特征值；ln_sum,表示第j个特征值λ,所对应的累加和对数运算 结果；Μ表示阵元数目；j= 1，2, 3…Μ; 步骤3、根据式（3)，利用1个加法器、2个选择器、所述对数运算模块LN_PE和 (M+1)个寄存器设计协方差矩阵的特征值的乘积的对数运算模块；将源操作数λ1，λ2,… ，λ，，…，λΜ依次读入所述设计协方差矩阵的特征值乘积的对数运算模块，依次得出Μ个运 算结果ln_acci,ln_acc2,…，ln_acCj,…，ln_accM: 式（3)中，ln_accj表示第j个特征值λj所对应的乘积对数运算结果；步骤4、根据式（4)，利用7个乘法器和3个减法器设计AIC函数值的运算模块；将 源操作数 K, ln_sumi, ln_sum2, ···，ln_sumj, ···，ln_sumM，ln_acci, ln_acc2, ···，ln_acc j, ··· ，ln_accM，ω依次读入所述AIC函数值的运算模块，依次得到M个输出结果AICi，AIC2,… ,AlCj,…，AICm: 式（4)中，K表示采样频率，ω表示常数，并有 步骤5、根据式巧），利用2个比较器、1个计数器、1个选择器、1个减法器和3个寄 存器设计AIC函数值的最小值点求解模块；将源操作数AICi，AIC2,…，AlCj，…，AICm依次读 入所述AIC函数值的最小值点求解模块，得到AIC函数值的最小值点min_index和信号源 个数的估计值sourcejium: 与现有技术相比，本专利技术有益效果体现在：[003引 1、本专利技术根据AIC准则，创造性地提出了一种信号源个数估计硬件电路及其实现 方法，对阵元数目，采集信号的快拍数，入射信号的参数（信噪比、频率、信号强度等）没有 限制，硬件电路可W适用于不同的工作条件下，体现了设计的通用性和灵活性；本专利技术通过 级数展开的方法，通过运算得出满足运算精度要求的对数运算结果，使得AIC准则可W成 功地运用到硬件电路中，实现来了信号源个数估计；本专利技术可采用不同的数据格式，硬件电 路中的各类运算器，包括乘法器、加法器本文档来自技高网...

【技术保护点】
一种基于AIC信息准则的信号源个数估计硬件电路，其特征是包括：协方差矩阵的特征值累加和的对数运算模块、协方差矩阵的特征值乘积的对数运算模块、AIC函数值计算模块以及AIC函数值最小值点求解模块；所述协方差矩阵的特征值累加和的对数运算模块以及协方差矩阵的特征值乘积的对数运算模块中分别包含对数运算模块；所述协方差矩阵的特征值累加和的对数运算模块以及所述协方差矩阵的特征值乘积的对数运算模块分别依次读入源操作数λ1,λ2,…,λj,…,λM并进行运算，分别获得M个运算结果ln_sum1,ln_sum2,…,ln_sumj,…,ln_sumM以及ln_acc1,ln_acc2,…,ln_accj,…,ln_accM并输出给所述AIC函数值计算模块；所述AIC函数值计算模块依次读入2M个运算结果ln_sum2,…,ln_sumj,…,ln_sumM,ln_acc1,ln_acc2,…,ln_accj,…,ln_accM以及采样频率K，常数ω和阵元数目M并进行运算，获得M个运算结果AIC1,AIC2,…,AICj,…,AICM再输出给所述AIC函数值最小值点求解模块；所述AIC函数值最小值点求解模块读入所述M个运算结果AIC1,AIC2,…,AICj,…,AICM并进行运算，从而获得信号源个数的估计值source_num。...

【技术特征摘要】

【专利技术属性】
技术研发人员：张多利，张斌，宋宇鲲，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：安徽;34