半导体器件制造技术

本发明专利技术提高半导体装置的可靠性。在由保护绝缘膜(PIF)覆盖的焊盘(PD)的探针区域(PBR)形成有探针痕迹(PM)。并且，柱状电极(PE)具有：形成在开口区域(OP2)上的第1部分；和从开口区域(OP2)上向探针区域(PBR)上延伸的第2部分。此时，开口区域(OP2)的中心位置相对于与接合指形部相对的柱状电极(PE)的中心位置偏离。

【技术实现步骤摘要】

本专利技术涉及半导体器件，例如涉及有效适用于包括形成有柱状电极的半导体芯片的半导体器件的技术。
技术介绍
在日本特开平9－97791号公报(专利文献1)、日本特开2011－204840号公报(专利文献2)中，记载有包括形成有柱状电极的半导体芯片的半导体器件。现有技术文献专利文献专利文献1：日本特开平9－97791号公报专利文献2：日本特开2011－204840号公报
技术实现思路
例如，在通过温度循环试验等对在具有成为端子的接合指形部的布线衬底上搭载形成有柱状电极的半导体芯片的安装方式(封装方式)的半导体器件施加热负载时，观察到在半导体芯片的焊盘与柱状电极的接合界面产生剥离的现象。认为其原因在于，基于温度循环试验等的热负载所引起的加热与冷却的反复，因布线衬底与半导体芯片的线膨胀系数的不同而向介于接合指形部与焊盘之间的柱状电极与焊盘的接合部分施加交变应力。因此，例如，在将形成有柱状电极的半导体芯片搭载于具有成为端子的接合指形部的布线衬底上的安装方式的半导体器件中，从防止在半导体芯片的焊盘与柱状电极的接合界面产生的剥离的观点出发，存在改进的余地。其他课题与新的特征将通过本说明书的记述和附图而明确。一实施方式的半导体器件具有被保护绝缘膜部分覆盖的焊盘，在该焊盘的探针区域形成有探针痕迹。另一方面，与焊盘连接的柱状电极具有：形成在从保护绝缘膜露出的焊盘的开口区域上的第1部分；和在覆盖探针区域的保护绝缘膜上延伸的第2部分。此时，开口区域的中心位置相对于柱状电极的中心位置偏移。专利技术效果根据一实施方式，能够提高半导体器件的可靠性。附图说明图1是表示实施方式的半导体器件的安装结构的俯视图。图2是实施方式的半导体器件的侧视图。图3是实施方式的半导体器件的仰视图。图4是实施方式的半导体器件的局部剖视图。图5是从上表面观察布线衬底时的平面图。图6是将图5所示的一部分区域放大表示的放大图。图7是从主表面侧观察半导体芯片时的平面图。图8是表示相关技术的焊盘的结构的平面图。图9是由图8的A－A线剖切而得到的剖视图。图10是对相关技术所存在的改进的余地进行说明的图。图11是将实施方式的半导体芯片的一部分放大表示的平面图。图12是表示实施方式的焊盘的结构的平面图。图13是由图12的A－A线剖切而得到的剖视图。图14是由图12的B－B线剖切而得到的剖视图。图15是表示通过图13所示的焊盘结构而将形成于半导体芯片的焊盘与形成于布线衬底的接合指形部经由柱状电极连接的结构的示意图。图16是表示通过图14所示的焊盘结构而将形成于半导体芯片的焊盘与形成于布线衬底的接合指形部经由柱状电极连接的结构的示意图。图17是表示半导体晶片的布局结构的平面图。图18是表示实施方式的半导体器件的制造工序的剖视图。图19是将存在于半导体晶片的芯片区域的一部分放大表示的示意图。图20是表示虚设焊盘与焊盘的位置关系的示意图。图21是表示形成于虚设焊盘的探针痕迹与形成于焊盘的探针痕迹的关系的示意图。图22是将进行电特性检查后的芯片区域的一部分放大表示的示意图。图23是表示实施方式的半导体器件的制造工序的剖视图。图24是表示图23之后的半导体器件的制造工序的剖视图。图25是表示图24之后的半导体器件的制造工序的剖视图。图26是表示图25之后的半导体器件的制造工序的剖视图。图27是表示图26之后的半导体器件的制造工序的剖视图。图28是表示图27之后的半导体器件的制造工序的剖视图。图29是表示图28之后的半导体器件的制造工序的剖视图。图30是表示形成有多个布线衬底的多件同时加工衬底的平面图。图31是表示实施方式的半导体器件的制造工序的剖视图。图32是表示图31之后的半导体器件的制造工序的剖视图。图33是表示图32之后的半导体器件的制造工序的剖视图。图34是表示图33之后的半导体器件的制造工序的剖视图。图35是表示变形例1的焊盘结构的平面图。图36是由图35的A－A线剖切而得到的剖视图。图37是表示变形例2的焊盘结构的平面图。图38是由图37的A－A线剖切而得到的剖视图。图39是表示变形例3的焊盘结构的平面图。图40是由图39的A－A线剖切而得到的剖视图。图41是表示变形例4的焊盘结构的平面图。图42是表示变形例5的焊盘结构的平面图。图43是表示变形例6的焊盘结构的平面图。图44是表示变形例7的半导体器件的安装结构的剖视图。附图标记说明OP2开口区域PBR探针区域PD焊盘PE柱状电极具体实施方式在以下的实施方式中，为了方便，在必要时分割为多个部分或者实施方式进行说明，但是，除了在特别明示的情况之外，它们并不是彼此没有关系，而是具有一方为另一方的一部分或者全部的变形例、详细、补充说明等的关系。另外，在以下的实施方式中，在提及要素的数等(包含个数、数值、量、范围等)的情况下，除了特别明示的情况和原理上明确被限定为特定数的情况等之外，不限定为该特定数，可以为特定数以上也可以为特定数以下。并且，在以下的实施方式中，其构成要素(也包含要素步骤等)，除了特别明示的情况和原理上认为明确必需的情况等之外，并不一定是必需的，这自不待言。同样，在以下的实施方式中，当提及构成要素等的形状、位置关系等时，除了特别明示的情况和原理上认为明显不是这样的情况等之外，也包括实质上与该形状等近似或者类似等情况。这对于上述数值和范围也是同样的。另外，在用于说明实施方式的全部附图中，原则上对相同的部件标注相同的附图标记，省略其重复的说明。此外，为了容易理解附图，存在即使是俯视图(平面图)也标注阴影的情况。(实施方式)＜半导体器件的安装结构＞图1是表示本实施方式的半导体器件SA的安装结构的俯视图。如图1所示，本实施方式的半导体器件SA具有矩形形状的布线衬底WB，在该布线衬底WB的中央部，经由封固材料(底部填充材料)UF搭载有矩形形状的半导体芯片CHP。如图1所示，半导体芯片CHP的尺寸比布线衬底WB的尺寸小。例如，布线衬底WB的一条边的长度为8mm～15mm左右，其厚度为0.2mm～0.6mm左右。另一方面，半导体芯片CHP的一条边的长度为3mm～10mm左右，其厚度为0.05mm～0.4mm左右。本文档来自技高网...

【技术保护点】
一种半导体器件，包括：(a)具有第一面和形成于所述第一面的接合指形部的布线衬底；(b)半导体芯片，其具有：主表面、形成于所述主表面上的焊盘、形成于所述焊盘上的保护绝缘膜和形成于从所述保护绝缘膜露出的所述焊盘的开口区域上的柱状电极，所述半导体芯片以所述主表面与所述布线衬底的所述第一面相对的方式经由所述柱状电极与所述布线衬底的所述接合指形部电连接，在由所述保护绝缘膜覆盖的所述焊盘的探针区域形成有探针痕迹，所述柱状电极具有：形成于所述开口区域上的第一部分；和形成于覆盖所述探针区域的所述保护绝缘膜上的第二部分，所述开口区域的中心位置从与所述接合指形部相对的所述柱状电极的中心位置偏移。

【技术特征摘要】
2014.06.27 JP 2014-1333511.一种半导体器件，包括：
(a)具有第一面和形成于所述第一面的接合指形部的布线衬
底；
(b)半导体芯片，其具有：主表面、形成于所述主表面上的焊
盘、形成于所述焊盘上的保护绝缘膜和形成于从所述保护绝缘膜露
出的所述焊盘的开口区域上的柱状电极，所述半导体芯片以所述主
表面与所述布线衬底的所述第一面相对的方式经由所述柱状电极与
所述布线衬底的所述接合指形部电连接，
在由所述保护绝缘膜覆盖的所述焊盘的探针区域形成有探针痕
迹，
所述柱状电极具有：
形成于所述开口区域上的第一部分；和
形成于覆盖所述探针区域的所述保护绝缘膜上的第二部分，
所述开口区域的中心位置从与所述接合指形部相对的所述柱状
电极的中心位置偏移。
2.如权利要求1所述的半导体器件，其中，
所述探针区域为所述开口区域以外的区域、且为在除去了所述
保护绝缘膜的情况下露出的所述焊盘的表面区域。
3.如权利要求1所述的半导体器件，其中，
所述柱状电极的所述第二部分朝向所述探针痕迹延伸。
4.如权利要求3所述的半导体器件，其中，
在俯视观看时，所述柱状电极的所述第二部分将所述探针痕迹
包围在内。
5.如权利要求1所述的半导体器件，其中，
所述焊盘为长方形形状，
所述开口区域和所述探针痕迹在所述焊盘的长边方向上排列。
6.如权利要求5所述的半导体器件，其中，
与所述接合指形部相对的所述柱状电极的中心位置与所述开口
区域的中心位置之间的偏移在所述焊盘的长边方向上产生。
7.如权利要求1所述的半导体器件，其中，
在所述半导体芯片上形成有虚设焊盘，
所述虚设焊盘具有确定形成所述开口区域前的所述焊盘的表面
区域内的所述探针区域的位置的功能。
8.如权利要求7所述的半导体器件，其中，
所述虚设焊盘在所述半导体芯片上沿多个所述焊盘的排列方向
配置，
所述虚设焊盘配置成：在使所述虚设焊盘的表面区域沿所述排
列方向平行移动时，与所述虚设焊盘的表面区域重合的所述焊盘的
表面区域包含于所述焊盘的所述探针区域。
9.如权利要求1所述的半导体器件，其中，
具有以部分覆盖所述焊盘的方式形成于所述主表面上的表面保
护膜，
从所述表面保护膜露出的所述焊盘的露出区域由所述开口区域
和所述探针区域构成，
在所述表面保护膜上形成有凸部，该凸部具有在俯视观看时对
所述开口区域和构成所述探针区域的一部分的部分区域进行区别的
功能。
10.一种半导体器件，包括：
(a)具有第一面和形成于所述第一面的接合指形部的布线衬
底；
(b)半导体芯片，其具有：主表面、形成于所述主表面上的焊
盘、形成于所述焊盘上的保...

【专利技术属性】
技术研发人员：小野善宏，木下顺弘，木田刚，绀野顺平，坂田贤治，森健太郎，马场伸治，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP