一种高相噪性能的VCO电路制造技术

本实用新型专利技术公开了一种高相噪性能的VCO电路，它包括V-I转换电路、CCO电路、电源电压和控制电压，所述的V-I转换电路包括组成该电路的高压MOS管第一PMOS管P1、第二PMOS管P2、第一NMOS管N1；所述的CCO电路包括组成该电路的低压MOS管第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4；所述的电源电压、控制电压分别与V-I转换电路连接，V-I转换电路与CCO电路连接，CCO电路与地连接。该电路采用高压MOS管构成V-I转换电路，使用高电压作为电源电压，能够有效提高CCO电路输出信号的摆幅，提高VCO电路的相噪性能。

【技术实现步骤摘要】

本技术涉及一种高相噪性能的VC0电路。
技术介绍
通常使用低压工艺，且输出频率上GHZ的锁相环中的VC0电路如图1所示，包括:使用低压CMOS管构成的V-1 (电压-电流)转换电路，使用低压CMOS管构成的CC0 (电流控制振荡器)电路。低压CMOS管构成的V-1转换电路，CC0电路所使用的电源电压是低压电源VDD_LV，这样会导致CC0的vt0p_CC0电压值比电源电压低，这样CC0处的信号摆幅就不可能达到VDD_LV的数值。例图2所示，NO, P01, P02管构成了 V-1转换电路，剩下的管子是CC0的电路；所有管子使用低压管子；电源电压VDD_LV。根据上面所述，可以得到vt0p_CC0 =VDD_LV -VDS (P2)，显然这样vt0p_CC0是要小于VDD_LV的，如果V-1转换电路使用共源共栅电路，那vtop_cco约等于VDD_LV - 2XVDS(P2)，这样vtop_cco更低。而输出信号的最大幅度约等于vt0p_CC0，这样输出信号不能达到VDD_LV，信噪比明显就比信号幅度达到VDD_LV的信号要差。
技术实现思路
本技术的目的在于克服现有技术的不足，提供一种高相噪性能的VC0电路，该电路采用高压M0S管构成V-1转换电路，使用高电压作为电源电压，能够有效提高CC0电路输出?§号的摆幅，提尚VC0电路的相噪性能。本技术的目的是通过以下技术方案来实现的:一种高相噪性能的VC0电路，它包括V-ι转换电路、CC0电路、电源电压和控制电压，所述的V-1转换电路包括第一 PM0S管 Ρ1、第二 PM0S 管 Ρ2、第一 NM0S 管 Ν1，第一 PM0S 管 Ρ1、第二 PM0S 管 Ρ2 和第一 NM0S 管 Ν1为高压M0S管；所述的CC0电路包括第三PM0S管Ρ3、第四PM0S管Ρ4、第五PM0S管Ρ5、第二NM0S管Ν2、第三NM0S管Ν3和第四NM0S管Ν4，第三PM0S管Ρ3、第四PM0S管Ρ4、第五PM0S管Ρ5、第二 NM0S管Ν2、第三NM0S管Ν3和第四NM0S管Ν4均为低压M0S管；所述的电源电压、控制电压分别与V-1转换电路连接，V-1转换电路与CC0电路连接，CC0电路与地连接。所述的V-1转换电路的第一 PM0S管Ρ1、第二 PM0S管Ρ2的源极与电源电压连接，第一 PM0S管Ρ1的栅极与第二 PM0S管Ρ2的栅极连接，第一 PM0S管Ρ1的栅极还与第一 PM0S管Ρ1的漏极连接，第一 NM0S管Ν1的漏极与第一 PM0S管Ρ1的漏极连接，第一 NM0S管Ν1的栅极与控制电压连接，第一 NM0S管Ν1的源极接地。所述的CC0电路的第三PM0S管Ρ3、第四PM0S管Ρ4和第五PM0S管Ρ5的源极分别与第二 PM0S管Ρ2的漏极连接，第三PM0S管Ρ3的漏极和第二 NM0S管Ν2的漏极分别连接到输出，第三PM0S管Ρ3的栅极与第二 NM0S管Ν2的栅极连接后，再分别与第四PM0S管Ρ4的漏极和第三NM0S管Ν3的漏极连接，第四PM0S管Ρ4的栅极与第三NM0S管Ν3的栅极连接后；再分别与第五PMOS管P5的漏极和第四NMOS管N4的漏极连接，第五PMOS管P5的栅极和第四NMOS管N4的栅极连接后，再连接到输出；第二 NMOS管N2、第三NMOS管N3和第四NMOS管N4的源极分别与地连接。本技术的有益效果是:本技术提供了一种高相噪性能的VC0电路，该电路采用高压M0S管构成V-1转换电路，使用高电压作为电源电压，能够有效提高CC0电路输出信号的摆幅，提尚VC0电路的相噪性能。【附图说明】图1为传统VC0电路框图； 图2为传统VC0电路结构图；图3为本技术的VC0电路框图；图4为本技术的VC0电路结构图。【具体实施方式】下面结合附图进一步详细描述本技术的技术方案，但本技术的保护范围不局限于以下所述。如图3和图4所示，一种高相噪性能的VC0电路，它包括V-1转换电路、CC0电路、电源电压和控制电压，所述的V-1转换电路包括第一 PM0S管P1、第二 PM0S管P2、第一 NM0S管N1，第一 PM0S管P1、第二 PM0S管P2和第一 NM0S管N1为高压M0S管；所述的CC0电路包括第三PM0S管P3、第四PM0S管P4、第五PM0S管P5、第二 NM0S管N2、第三NM0S管N3和第四NM0S管N4，第三PM0S管P3、第四PM0S管P4、第五PM0S管P5、第二 NM0S管N2、第三NM0S管N3和第四NM0S管N4均为低压M0S管；所述的电源电压、控制电压分别与V-1转换电路连接，v-ι转换电路与CC0电路连接，CC0电路与地连接。所述的V-Ι转换电路的第一 PM0S管P1、第二 PM0S管P2的源极与电源电压连接，第一 PM0S管P1的栅极与第二 PM0S管P2的栅极连接，第一 PM0S管P1的栅极还与第一 PM0S管P1的漏极连接，第一 NM0S管N1的漏极与第一 PM0S管P1的漏极连接，第一 NM0S管N1的栅极与控制电压连接，第一 NM0S管N1的源极接地。所述的CC0电路的第三PM0S管P3、第四PM0S管P4和第五PM0S管P5的源极分别与第二 PM0S管P2的漏极连接，第三PM0S管P3的漏极和第二 NM0S管N2的漏极分别连接到输出，第三PM0S管P3的栅极与第二 NM0S管N2的栅极连接后，再分别与第四PM0S管P4的漏极和第三NM0S管N3的漏极连接，第四PM0S管P4的栅极与第三NM0S管N3的栅极连接后；再分别与第五PM0S管P5的漏极和第四NM0S管N4的漏极连接，第五PM0S管P5的栅极和第四NM0S管N4的栅极连接后，再连接到输出；第二 NM0S管N2、第三NM0S管N3和第四NM0S管N4的源极分别与地连接。本专利技术的VC0电路使用高压CMOS管构成的V-Ι转换电路，使用低压CMOS管构成的CC0电路，电源电压使用高压CMOS所用的高压VDD_HV，而不是低压CMOS所用的低压VDD_LV。这样，由于V-Ι转换电路会消耗一部分电压，所以CC0的vtop_cco不会造成CC0中低压管子的损坏。同时vt0p_CC0明显可以比VC0使用VDD_LV时高，这样CC0输出的信号摆幅就会变大，所以SNR提升，相噪性能变得更好。如图4所示，N1，P1，P2管构成了 V_I转换电路，所用管子是高压管子；剩下的电路是CC0的电路，所用管子使用低压管子；电源电压VDD_HV。根据上面所述，可以得到vtop_cco =VDD_HV - Vds(P2),显然这样vtop_cco是可以大于等于VDD_LV的。如果V-Ι转换电路使用共源共栅电路，那vtop_cco约等于VDD_HV - 2XVDS(P2)，这样vtop_cco虽然会低些，但是往往也可以大于等于VDD_LV的。这样，输出信号的最大幅度明显提升，信噪比明显就比信号幅度达到VDD_LV的信号要好。【主权项】1.一种高相噪性能的vco电路，它包括V-1转换电路、CC0电路、电源电压和控制电压，其特征在于:所述的V-ι转换电路包括第一 PM0S管P1、第二 PM0S管P2、第一 NM0S管N1，第一 PM0S管P1、第二 PM0S管本文档来自技高网...

【技术保护点】
一种高相噪性能的VCO电路，它包括V‑I转换电路、CCO电路、电源电压和控制电压，其特征在于：所述的V‑I转换电路包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1，第一PMOS管P1、第二PMOS管P2和第一NMOS管N1为高压MOS管；所述的CCO电路包括第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4，第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4均为低压MOS管；所述的电源电压、控制电压分别与V‑I转换电路连接，V‑I转换电路与CCO电路连接，CCO电路与地连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘辉，但泽杨，
申请(专利权)人：成都振芯科技股份有限公司，
类型：新型
国别省市：四川;51