嵌入式外延锗硅层的盖帽层的制作方法技术

本发明专利技术提供一种嵌入式外延锗硅层的盖帽层的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有嵌入式外延锗硅层，所述嵌入式外延锗硅层两侧有浅沟槽隔离结构；在所述外延锗硅层上方形成单晶硅层，所述单晶硅层包覆所述外延锗硅层；在所述单晶硅层上形成多晶硅层，所述多晶硅层与单晶硅层共同构成盖帽层；对所述盖帽层依次进行退火工艺和镍硅化工艺。本发明专利技术解决了现有技术无法在嵌入式外延锗硅层上形成完全包覆外延锗硅层的盖帽层的问题，防止后续的镍硅化物工艺与外延锗硅层的锗硅的反应，改善因此带来的应力问题。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及一种化学机械研磨方法。
技术介绍
随着半导体技术的发展，硅衬底半导体器件的特征尺寸不断减小。各种CMOS技术发展都在寻求不显著增加半导体器件漏电流的前提下，提高器件开态导通电流、提高器件速度的方法。其中，应力技术是改变硅衬底半导体器件沟道应力、提高载流子在导电沟道中迁移率，从而提高器件性能的有效方法。现有技术利用外延工艺形成外延锗硅层，利用外延锗硅层来提升PMOS器件的空穴沟道迁移率，并且外延锗硅中的锗的含量越高，在器件中引入的压应力越大。对于PMOS器件区域，外延锗硅层上会覆盖硅盖帽层(Sicap)，来提高外延锗硅层的锗硅的稳定性，并通过形成硅化物降低金属与半导体的接触电阻。由于PMOS器件区域与SRAM器件区域处图形不同从而形成的微加载效应(micro-loadingeffect)同样会体现在外延锗硅层的生长上。对于外延锗硅层上的硅盖帽层，SRAM区域因生长外延锗硅层前的氢氟酸清洗步骤会造成浅沟槽隔离结构处SiO2的损失，特别是浅沟槽隔离结构顶角处的SiO2损失较多，当生长外延锗硅层到高出STI顶角处时会比PMOS区域满溢(overfill)很多，从而出现<111>晶面，随后的硅盖帽层无法在此晶面上生长，但可以在外延锗硅层的<100>晶面生长。如图1所示的现有技术的形成有外延锗硅层的半导体结构的剖面结构示意图。外延锗硅层12形成于半导体衬底10中，外延锗硅层12两侧为浅沟槽隔离结构11，图中为了简化，将半导体器件的其他结构省略。图中外延锗硅层12的顶部形成有盖帽层13，而外延锗硅层12的侧面靠近浅沟槽隔离结构11顶部的位置没有盖帽层13.当后续的镍硅化物工艺进行后，在外延锗硅层12<111>晶面因无硅盖帽层会造成高锗组分的外延锗硅层12与镍直接反应，此反应因锗组分的析出形成了高阻相，会带来接触电阻增加的弊端，同时因<111>晶面(即外延锗硅层12的靠近浅沟槽隔离结构的侧面)无硅盖帽层可能会造成高锗组分的外延锗硅层的应力释放。
技术实现思路
本专利技术解决的技术问题是提供嵌入式外延锗硅层的盖帽层的制作方法，解决了现有技术无法在嵌入式外延锗硅层上形成完全包覆外延锗硅层的盖帽层的问题，防止后续的镍硅化物工艺与外延锗硅层的锗硅的反应，改善因此带来的应力问题。为了解决上述问题，本专利技术提供一种嵌入式外延锗硅层的盖帽层的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有嵌入式外延锗硅层，所述嵌入式外延锗硅层两侧有浅沟槽隔离结构；在所述外延锗硅层上方形成单晶硅层，所述单晶硅层包覆所述外延锗硅层；在所述单晶硅层上形成多晶硅层，所述多晶硅层与单晶硅层共同构成盖帽层；对所述盖帽层依次进行退火工艺和镍硅化工艺。下面结合实施例对本专利技术技术方案进行详细的说明。所述单晶硅层的厚度范围为100-200埃，所述多晶硅层的厚度范围为50-200埃。可选地，所述单晶硅层与所述多晶硅层利用不同的硅源制作。可选地，所述单晶硅层使用含有二氯二氢硅的硅源制作，所述多晶硅层使用不含有二氯二氢硅的硅源制作。可选地，所述单晶硅层利用含有二氯二氢硅、硼源以及选择性刻蚀气体制作。可选地，所述单晶硅层利用含有二氯二氢硅、硼源以及HCl制作，其中二氯二氢硅的流量为50-600sccm、硼源为BH3或B2H6，硼源的流量为50-200sccmHCl的流量为70-200sccm，反应温度为580-680摄氏度。可选地，所述多晶硅层利用硅烷或二硅烷作为硅源，并且所述多晶硅层利用HCl气体来维持选择性生长。可选地，所述硅烷的流量范围为50-300sccm，所述二硅烷的流量范围为100-300sccm。可选地，所述退火为尖峰退火或闪光退火。可选地，所述尖峰退火的温度范围为800-1200摄氏度，时间范围为1-5秒，利用的气体为氮气、氩气或者两者的混合；所述闪光退火的温度范围为800-1300摄氏度，时间范围为1-60毫秒。与现有技术相比，本专利技术将盖帽层的制作分为两个步骤，首先在外延锗硅层上形成一层单晶硅层，该单晶硅层覆盖所述外延锗硅层，该单晶硅层制作过程利用含有二氯二氢硅、硼源以及选择性刻蚀气体制作，因而可以包覆外延锗硅层；然后在单晶硅层上形成多晶硅层，该单晶硅层与多晶硅层共同构成盖帽层，对外延锗硅层进行保护，防止后续的镍硅化物工艺与外延锗硅层的锗硅的反应，改善因此带来的应力问题。附图说明图1为现有技术的形成有外延锗硅层的半导体结构的剖面结构示意图；图2为利用本专利技术的方法形成的外延锗硅层的半导体结构的剖面结构示意图。具体实施方式本专利技术解决的技术问题是提供嵌入式外延锗硅层的盖帽层的制作方法，解决了现有技术无法在嵌入式外延锗硅层上形成完全包覆外延锗硅层的盖帽层的问题，防止后续的镍硅化物工艺与外延锗硅层的锗硅的反应，改善因此带来的应力问题。为了解决上述问题，本专利技术提供一种嵌入式外延锗硅层的盖帽层的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有嵌入式外延锗硅层，所述嵌入式外延锗硅层两侧有浅沟槽隔离结构；在所述外延锗硅层上方形成单晶硅层，所述单晶硅层包覆所述外延锗硅层；在所述单晶硅层上形成多晶硅层，所述多晶硅层与单晶硅层共同构成盖帽层；对所述盖帽层依次进行退火工艺和镍硅化工艺。结合图2所示的本专利技术的方法形成的外延锗硅层的半导体结构的剖面结构示意图。首先，半导体衬底100上形成有浅沟槽隔离结构101，外延锗硅层102位于浅沟槽隔离结构101之间，单晶硅层103覆盖所述外延锗硅层102的顶部和侧面，多晶硅层104位于所述单晶层103上方，所述单晶硅层103和多晶硅层104构成盖帽层。本专利技术所述单晶硅层103与所述多晶硅层104利用不同的硅源制作。具体地，所述单晶硅层103使用含有二氯二氢硅的硅源制作，所述多晶硅层104使用不含有二氯二氢硅的硅源制作。本专利技术所述的单晶硅层103利用含有二氯二氢硅(DCS)的硅源制作，而所述多晶硅硅层利用不含二氯二氢硅的硅源制作，目的是在外延锗硅层102外部均匀的包覆一薄层单晶硅层，并且在制作多晶硅层时能以较快的生长速率形成。所述单晶硅层103利用含有二氯二氢硅、硼源以及选择性刻蚀气体制作。作为一个实施例，所述单晶硅层103利用含有二氯二氢硅、硼源以及HCl制作，其本文档来自技高网...

【技术保护点】
一种嵌入式外延锗硅层的盖帽层的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有嵌入式外延锗硅层，所述嵌入式外延锗硅层两侧有浅沟槽隔离结构；在所述外延锗硅层上方形成单晶硅层，所述单晶硅层包覆所述外延锗硅层；在所述单晶硅层上形成多晶硅层，所述多晶硅层与单晶硅层共同构成盖帽层；对所述盖帽层依次进行退火工艺和镍硅化工艺。

【技术特征摘要】
1.一种嵌入式外延锗硅层的盖帽层的制作方法，包括：
提供半导体衬底，所述半导体衬底上形成有嵌入式外延锗硅层，所述嵌入
式外延锗硅层两侧有浅沟槽隔离结构；
在所述外延锗硅层上方形成单晶硅层，所述单晶硅层包覆所述外延锗硅层；
在所述单晶硅层上形成多晶硅层，所述多晶硅层与单晶硅层共同构成盖帽
层；
对所述盖帽层依次进行退火工艺和镍硅化工艺。
2.如权利要求1所述的嵌入式外延锗硅层的盖帽层的制作方法，其特征在于，
所述单晶硅层的厚度范围为100-200埃，所述多晶硅层的厚度范围为
50-200埃。
3.如权利要求1所述的嵌入式外延锗硅层的盖帽层的制作方法，其特征在于，
所述单晶硅层与所述多晶硅层利用不同的硅源制作。
4.如权利要求3所述的嵌入式外延锗硅层的盖帽层的制作方法，其特征在于，
所述单晶硅层使用含有二氯二氢硅的硅源制作，所述多晶硅层使用不含有
二氯二氢硅的硅源制作。
5.如权利要求4所述的嵌入式外延锗硅层的盖帽层的制作方法，其特征在于，
所述单晶硅层利用含有二氯二氢硅、硼源以及选择性刻蚀气体制作。
6.如权利要求5所述的嵌入式外延锗...

【专利技术属性】
技术研发人员：高剑琴，谭俊，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31