本发明专利技术涉及高密度芯片到芯片连接。一种装置包括至少第一IC管芯和第二IC管芯。第一和第二IC管芯的底表面包括多个第一连接焊盘，并且第一和第二IC管芯的顶表面包括多个第二连接焊盘。该装置还包括覆盖第一和第二IC管芯的顶表面的非导电材料层、多个通孔、在多个第一连接焊盘中的至少一部分和至少一个通孔之间的第一导电互连、以及在非导电材料层的顶表面上的第二导电互连，所述第二导电互连在多个第二连接焊盘中的至少一部分和多个通孔中的至少一个通孔之间提供电连续性。
【技术实现步骤摘要】
实施例与集成电路(IC)的封装有关。一些实施例涉及集成电路的IC封装互连。
技术介绍
电子系统通常包括连接到诸如基板或者母板之类的分装件(subassembly)的集成电路(1C)。IC可以被封装并且被插入到安装在分装件上的IC封装中。随着电子系统的设计变得更复杂，满足合期望的系统大小约束是一种挑战。影响设计的总体大小的一个方面在于IC封装的接触部的互连所要求的间隔。随着间隔被减小，所封装的IC可能会变得较不稳健(robust)并且满足间隔要求的成本可能增加。因此，存在对于解决了对于IC的接触部的间隔挑战而又提供了稳健和成本有效的设计的设备、系统和方法的总体需求。【附图说明】图1图示出按照一些实施例的包括系统级电子封装的电子设备的示例的部分； 图2A-2E图示出按照一些实施例的形成用于电子设备的系统级封装的方法的示例的部分； 图3图示出按照一些实施例的包括系统级封装的电子设备的另一个示例的部分； 图4A-4G图示出按照一些实施例的形成用于电子设备的系统级电子封装的方法的示例的部分； 图5图示出按照一些实施例的包括系统级封装的电子设备的另一个示例的部分； 图6图示出按照一些实施例的包括系统级封装中的倒装芯片技术的电子设备的又一个示例的部分； 图7图示出按照一些实施例的用于电子设备的封装的示例；以及图8是按照一些实施例的电子系统的示例的方框图。【具体实施方式】以下描述和附图充分图示出具体的实施例以使本领域技术人员能够实践它们。其他实施例可以包含结构、逻辑、电气、过程和其他改变。一些实施例的部分和特征可以被包括在其他实施例的那些部分和特征中，或者代替其他实施例的那些部分和特征。在权利要求中阐述的实施例涵盖那些权利要求的所有可用的等同方式。对于增加较小设备的计算能力的需求已经导致对系统级封装(System inPackage，SiP)的增加使用，以满足系统集成的需求。例如，电子系统的数字和模拟部分可以通过使用两种不同的技术节点来分离和构造:针对数字部分的高端复杂集成电路(IC)制造过程和针对模拟部分的低端过程。这两个部分可以被包括在两个不同的IC管芯中，可以在封装级将这两个不同的IC管芯集成到并排的SiP中。然而，这种集成方案可能需要两个IC管芯之间的许多连接。IC管芯之间的这种互连可能需要非常精细的金属线间距和间隔，并且可能需要多个布线层。还可能存在芯片内信号速度和减小的物理尺寸之间的电性能折衷。附加地，使用更精细的间距来容纳增加的集成电路输入/输出(I/O)可能会导致昂贵的封装过程，以容纳与互连线的宽度相关联的更精细的几何形状、互连之间的间隔和用于免受互连之间的电迀移(electro-migrat1n)的间隔。这可能导致与用于较低成本的需求相冲突的封装要求。典型地，只有IC管芯的一侧被用于I/O。当制造IC管芯时，在晶片的表面上形成IC连接焊盘。各个管芯是分离的，并且连接焊盘侧或者前侧面朝下地(例如，以倒装芯片配置)安装在陶瓷基板或者印刷电路板(PCB)上，以用于与其他设备的连接。除了前侧之外，对于互连和布线而言，使用IC管芯的背侧可以很大程度地增加可用于I/O布线的空间量。这允许利用较不侵袭性(aggressive)的间隔和布线要求来实现用于IC的布线。图1图不出包括系统级电子封装的电子设备的不例的部分。设备100包括第一 IC管芯105和第二 IC管芯110。在某些变型中，IC管芯之一包括数字电路，并且另一个管芯包括模拟电路或者主要包括模拟电路。在一些变型中，设备100包括两个以上的IC管芯。两个IC管芯都包括顶表面和底表面。IC管芯可以具有与在晶片上制造IC管芯时IC管芯的取向相翻转或者相颠倒的取向，使得图1中所示出的顶表面对应于晶片的背侧，从该晶片的背侧形成该IC管芯。设备100包括多个通孔(through-via)。在图中示出的示例中，通孔包括至少一个娃通孔125 (through-silicon-via, TSV)0在某些示例中，两个管芯都包括至少一个TSV0典型地，TSV在IC管芯中被形成为从IC管芯的底表面到顶表面贯穿IC管芯。可以在形成IC的过程期间形成TSV，或者可以在形成IC之后添加ISV(例如通过在IC管芯中钻出开口并且用导电材料填充该开口)。TSV可以提供IC管芯的底表面和顶表面之间的电连续性。在图1的示例中，可以通过在非导电材料层120中形成对于IC管芯的顶表面的开口，来构成与TSV的顶部的电接触部。IC的顶表面包括多个第一连接焊盘(例如，115A、115B)。IC的底表面包括多个第二连接焊盘(例如，115C、llf5D)。在图1的示例中，多个第一连接焊盘接触通孔的顶端。多个第二连接焊盘接触通孔的底端并且接触IC管芯的有源电路。非导电材料层120覆盖第一和第二 IC管芯的顶表面。导电材料还可以覆盖第一和第二 IC管芯的侧面，如在图1的示例中示出的。设备100还包括导电互连130，以在IC管芯的底表面上的连接焊盘中的至少一部分之间提供电连续性，包括在第一 IC管芯的一个或者多个连接焊盘和第二 IC管芯的一个或者多个连接焊盘之间的连续性。导电互连还可以向IC管芯的底表面处的一个或者多个TSV提供电连续性。设备100进一步包括在非导电材料层的顶表面上的导电互连135。导电互连135可以提供在第一 IC管芯的顶表面上的连接焊盘中的至少一部分和第二 IC管芯的顶表面上的连接焊盘中的至少一部分之间的电连续性。导电互连135可以向IC管芯的顶表面处的TSV中的一个或者多个TSV提供电连续性。以这种方式，可以提供从第一 IC管芯的底表面上的连接焊盘到通孔并且到第二 IC管芯的顶表面上的连接焊盘的电连续性。相似地，可以提供从第一 IC管芯的顶表面上的连接焊盘到通孔并且到第二 IC管芯的底表面上的连接焊盘的电连续性。图2A-2E图示出形成用于电子设备的系统级封装的方法示例的部分。第一 IC管芯205和第二 IC管芯210被形成为包括连接焊盘。在某些变型中，IC管芯包括连接焊盘位置处的铜焊盘清漆。连接焊盘(例如，215A、215C)被形成在第一 IC管芯的顶表面和底表面两者上以及形成在第二 IC管芯的顶表面和底表面两者上(例如，215Β、21?)。在图2A的示例中，IC管芯均包括TSV 225A、225B。顶表面的连接焊盘被示为连接到TSV，但是IC管芯可以包括在其顶表面上的未被连接到TSV的连接焊盘。在图2A的示例中，IC管芯被粘合到薄金属箔240。在图2B中，使用非导电材料层220来覆盖至少第一和第二 IC管芯的顶表面，以形成分装件。当前第1页1 2 3 4 本文档来自技高网...
【技术保护点】
一种装置，包括：至少第一集成电路（IC）管芯和第二IC管芯，其中所述第一和第二IC管芯的底表面包括多个第一连接焊盘，并且所述第一和第二IC管芯的顶表面包括多个第二连接焊盘；非导电材料层，其覆盖所述第一和第二IC管芯的顶表面；多个通孔，其包括在所述第一IC管芯中的至少一个通孔和在所述第二IC管芯中的至少一个通孔；第一导电互连，其在所述多个第一连接焊盘中的至少一部分和所述多个通孔中的至少一个通孔之间；以及第二导电互连，其在所述非导电材料层的顶表面上，所述第二导电互连在所述多个第二连接焊盘中的至少一部分和所述多个通孔中的至少一个通孔之间提供电连续性。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：T梅耶，
申请(专利权)人：英特尔IP公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。