一种与8位微处理器应用系统连接的定时器IP核，包括数据输入输出与命令字分解存储控制模块，脉冲12分频器，定时处理控制模块，定时器溢出标志控制模块和输入门控选择控制模块；本实用新型专利技术应用FPGA设计定时器IP核硬连接控制电路，定时器IP核有14个16位定时器，其中12个能够组成6个32位定时器，一个命令字设置工作模式，定时基准时钟分频倍数选择，另一个命令字控制工作状态；本实用新型专利技术除8位微处理器对定时器进行功能和状态设置、定时参数传输、读定时当前值的操作之外，不占用8位微处理器程序执行时间；每个16位/32位定时器具有自动重新装载定时参数功能，提高了定时精度；能够满足数量众多定时器定时与定时控制系统的需求。
【技术实现步骤摘要】
本技术涉及一种与8位微处理器应用系统连接的定时器IP核，尤其涉及一种 基于FPGA并行处理的特点，应用FPGA设计硬连接电路组成的能够与8位微处理器应用系 统连接的定时器IP核。
技术介绍
在大规模时间顺序控制或其它需要应用众多定时器的8位微处理器应用系统中， 将使用大量的定时器，扩展定时器个数有三种实现方式：第一种方式是应用微处理器中的 一个定时器的定时时间作为基准时间，采用定时中断方式编程，设置定时倍数变量，该定时 倍数变量也是扩展定时器的标识变量，编程方法主要有2种，第1种方法是执行一次基准定 时器中断服务函数定时倍数变量加1，并与设置的基准定时倍数值比较，如果定时倍数变量 已达到设置的基准定时倍数值，对定时倍数变量清〇,然后执行该扩展定时器定时时间到的 程序；或专门设置一个扩展定时器的标识变量，当定时倍数变量已达到设置的基准定时倍 数值时，对定时倍数变量清〇,置1定时器的标识变量，在主函数的程序中判断该定时器的 标识变量是否为" 1"，如果是，则清〇该定时器的标识变量，执行一次该扩展定时器定时时 间到的处理函数；第二种方式是微处理器与定时器扩展芯片连接，目前定时器芯片主要有 82C54,可以扩展3个16位定时器； 以上二种实现方式存在如下不足之处： 1.应用基准定时器的定时中断方法，CPU响应和退出基准定时器中断服务程序占 用CPU运行时间；定时基准时间越小，比如lms，定时器系统需要扩展的定时器越多，将占用 CPU运行时间越长，对其它程序模块的执行速度产生严重的影响，定时精度不高； 2.第二种方式采用微处理器外扩专用定时器芯片，所需的定时器越多，外扩专用 定时器芯片就越多，8位微处理器应用系统的电路规模就越大； 第三种方式是采用不可编程的硬件定时，其每个定时器用独立的硬件电路实现； 采用这种方式实现定时功能，所需的定时器越多，电路规模就越大，且维护工作量大。
技术实现思路
本技术的目的在于充分应用FPGA的并行处理功能，提供一种基于FPGA的与8 位微处理器应用系统连接的定时器IP核，该定时器IP核内部有14个16位定时器，也可以 应用12个16位定时器设置成为6个32位定时器，每个16位定时器或32位定时器输出溢 出信号，能够编程设置门控信号控制定时器的工作，定时器的工作模式，选择四种定时计数 的分频倍数，该定时器IP核具有定时精度高、只需要经过初始化编程的两条命令设置每个 定时器的工作运行方式，定时过程不占用8位微处理器程序执行的时间，能够实现对数量 多达14个16位定时器或2个16位定时器和6个32位定时器的定时与定时控制等优点， 以克服已有定时方式实现技术所存在的不足。 为解决上述技术问题，本技术采取的技术方案是：一种与8位微处理器应用 系统连接的定时器IP核，其特征在于：该定时器IP核包括数据输入输出与命令字分解存储 控制模块，脉冲12分频器，定时处理控制模块，定时器溢出标志控制模块，输入门控选择控 制丰吴块； 所述数据输入输出与命令字分解存储控制模块与8位微处理器应用系统、定时处 理控制模块、定时器溢出标志控制模块和输入门控选择控制模块连接； 所述脉冲12分频器还与8位微处理器应用系统和定时处理控制模块连接； 所述定时处理控制模块还与8位微处理器应用系统、定时器溢出标志控制模块和 输入门控选择控制模块连接； 所述数据输入输出与命令字分解存储控制模块在输入的片选信号为低电平的条 件下，如果写信号有效，按照8位微处理器应用系统给定的定时器或定时器命令字的地址， 获得定时器运行的工作模式分频倍数编码命令字，状态控制命令字，16位定时器或32位定 时器的定时参数，并按照定时参数、定时器编号、工作模式分频倍数编码和状态控制分别予 以存储和输出，还输出写工作模式分频倍数编码命令字信号、写状态控制命令字信号和写 定时器参数信号；如果读信号有效向8位微处理器应用系统传输定时器实时定时值； 所述脉冲12分频器对8位微处理器应用系统的时钟脉冲进行分频，其输出作为定 时处理控制模块的定时器定时控制操作的基准时钟脉冲； 所述定时处理控制模块在写工作模式分频倍数编码命令字信号的作用下，按照定 时器编号存储该定时器的工作模式，基准时钟分频倍数的编码值；在写状态控制命令字信 号的作用下，按照定时器编号存储该定时器的状态控制信号；在写定时器参数信号的作用 下，按照定时器编号存储该定时器的定时参数；所述定时处理控制模块定时器IP核外部输 入的时钟脉冲CLK II控制定时处理控制模块的运行，按照脉冲12分频器输出的一个基准时 钟脉冲周期完成所有定时器的一次定时处理，包括每个定时器的状态控制处理，工作模式 的判断处理，按照每个16位/32位定时器设置的基准时钟倍数值对每个16位/32位定时 器的实时定时参数值进行加1操作，产生溢出时，对实时定时参数值自动重装载定时参数， 并输出溢出标志信号；在数据输入输出与命令字分解存储控制模块输入的片选信号为低电 平的条件下，如果读信号有效，按照8位微处理器应用系统给定的定时器的地址，直接读出 该定时器的实时定时参数值经数据输入输出与命令字分解存储控制模块传输到8位微处 理器应用系统的数据总线，16位定时器的实时定时参数需要分时两次予以读出，32位定时 器的实时定时参数需要分时四次予以读出；在8位微处理器应用系统输出的复位信号作用 下，停止所有定时器的定时操作； 所述定时器溢出标志控制模块输出16位/32位定时器的高电平有效地溢出信号； 定时处理控制模块输出的16位定时器的溢出信号由低电平变换为高电平时，存储该定时 器溢出标志为高电平；如果该定时器溢出标志为高电平，清溢出标志由高电平转换为低电 平，存储该定时器溢出标志为低电平；在写工作模式分频倍数编码命令字信号的作用下，定 时器溢出标志控制模块按照寄存器编号存储32位定时器工作模式的信息，封锁该32位定 时器低16位的溢出信息保持为低电平； 所述输入门控选择控制模块在写工作模式分频倍数编码命令字信号作用下，按照 定时器编号存储该定时器的工作模式，根据该定时器工作模式所确定的门控功能要求和输 入的门控电平，控制输入门控选择控制模块输出的门控信号。 其进一步技术方案是：所述数据输入输出与命令字分解存储控制模块包括8位双 向数据选通三态门组，读写信号控制模块，定时参数寄存器，定时器编号寄存器，工作模式 分频倍数编码寄存器，状态控制寄存器； 所述8位双向数据选通三态门组分别与8位微处理器应用系统、读写信号控制模 块、定时参数寄存器、定时器编号寄存器，工作模式分频倍数编码寄存器，状态控制寄存器 和定时处理控制模块连接； 所述读写信号控制模块还与8位微处理器应用系统、定时参数寄存器、定时器编 号寄存器，工作模式分频倍数编码寄存器，状态控制寄存器、定时处理控制模块、定时器溢 出标志控制模块和输入门控选择控制模块连接； 所述定时参数寄存器还与定时处理控制模块连接； 所述定时器编号寄存器还与8位微处理器应用系统、定时处理控制模块、定时器 溢出标志控制模块和输入门控选择控制模块连接； 所述工作模式分频倍数编码寄存器还与8位微处理器应用系统、定时处理控制模 块、定时器溢出标志控制模块和输入门控选择控制模块连接；本文档来自技高网...
【技术保护点】
一种与8位微处理器应用系统连接的定时器IP核，其特征在于：该定时器IP核包括数据输入输出与命令字分解存储控制模块（Ⅱ），脉冲12分频器（Ⅲ），定时处理控制模块（Ⅳ），定时器溢出标志控制模块（Ⅴ），输入门控选择控制模块（Ⅵ）；所述数据输入输出与命令字分解存储控制模块（Ⅱ）与8位微处理器应用系统（Ⅰ）、定时处理控制模块（Ⅳ）、定时器溢出标志控制模块（Ⅴ）和输入门控选择控制模块（Ⅵ）连接；所述脉冲12分频器（Ⅲ）还与8位微处理器应用系统（Ⅰ）和定时处理控制模块（Ⅳ）连接；所述定时处理控制模块（Ⅳ）还与8位微处理器应用系统（Ⅰ）、定时器溢出标志控制模块（Ⅴ）和输入门控选择控制模块（Ⅵ）连接；所述数据输入输出与命令字分解存储控制模块（Ⅱ）在输入的片选信号为低电平的条件下，如果写信号有效，按照8位微处理器应用系统（Ⅰ）给定的定时器或定时器命令字的地址，获得定时器运行的工作模式分频倍数编码命令字，状态控制命令字，16位定时器或32位定时器的定时参数，并按照定时参数、定时器编号、工作模式分频倍数编码和状态控制分别予以存储和输出，还输出写工作模式分频倍数编码命令字信号、写状态控制命令字信号和写定时器参数信号；如果读信号有效向8位微处理器应用系统（Ⅰ）传输定时器实时定时值；所述脉冲12分频器（Ⅲ）对8位微处理器应用系统（Ⅰ）的时钟脉冲进行分频，其输出作为定时处理控制模块（Ⅳ）的定时器定时控制操作的基准时钟脉冲；所述定时处理控制模块（Ⅳ）包括定时器定时控制操作模块（44），地址选通控制Ⅰ（45），8位定时参数双端口存储器（46），地址选通控制Ⅱ（47），8位定时实时参数双端口存储器（48），地址选通控制Ⅲ（49），4位工作模式分频倍数编码双端口存储器（50）,地址选通控制Ⅳ（51），3位状态控制双端口存储器（52）；所述定时器定时控制操作模块（44）分别与脉冲12分频器（Ⅲ）、定时器溢出标志控制模块（Ⅴ）、定时器溢出标志控制模块（Ⅴ）、地址选通控制Ⅰ（45）、8位定时参数双端口存储器（46）、地址选通控制Ⅱ（47）、8位定时实时参数双端口存储器（48）、地址选通控制Ⅲ（49）、4位工作模式分频倍数编码双端口存储器（50）、地址选通控制Ⅳ（51）、3位状态控制双端口存储器（52）和定时器器IP核外部输入的定时处理控制运行时钟脉冲CLKⅡ连接；所述地址选通控制Ⅰ（45）还与数据输入输出与命令字分解存储控制模块（Ⅱ）和8位定时参数双端口存储器（46）连接；所述8位定时参数双端口存储器（46）还与数据输入输出与命令字分解存储控制模块（Ⅱ）和8位定时实时参数双端口存储器（48）连接；所述地址选通控制Ⅱ（47）还与8位微处理器应用系统（Ⅰ）、数据输入输出与命令字分解存储控制模块（Ⅱ）和8位定时实时参数双端口存储器（48）连接；所述8位定时实时参数双端口存储器（48）还与数据输入输出与命令字分解存储控制模块（Ⅱ）连接；所述地址选通控制Ⅲ（49）还与数据输入输出与命令字分解存储控制模块（Ⅱ）和4位工作模式分频倍数编码双端口存储器（50）连接；所述4位工作模式分频倍数编码双端口存储器（50）还与数据输入输出与命令字分解存储控制模块（Ⅱ）连接；所述地址选通控制Ⅳ（51）还与数据输入输出与命令字分解存储控制模块（Ⅱ）和3位状态控制双端口存储器（52）连接；所述3位状态控制双端口存储器（52）还与数据输入输出与命令字分解存储控制模块（Ⅱ）、8位微处理器应用系统（Ⅰ）的复位信号连接；如果输入的复位信号为有效的复位信号，复位3位状态控制双端口存储器（52），停止所有定时器的定时操作；所述定时器溢出标志控制模块（Ⅴ）包括非门（7），M0工作模式位寄存器组（8），溢出清零脉冲控制器（9），与非门Ⅰ（10），D触发器Ⅰ（11），与门Ⅰ（12），与非门Ⅱ（13），D触发器Ⅱ（14），与非门Ⅲ（15），D触发器Ⅲ（16），与门Ⅱ（17），与非门Ⅳ（18），D触发器Ⅳ（19），与非门Ⅴ（20），D触发器Ⅴ（21），与门Ⅲ（22），与非门Ⅵ（23），D触发器Ⅵ（24），与非门Ⅶ（25），D触发器Ⅶ（26），与非门Ⅷ（27），D触发器Ⅷ（28），与门Ⅳ（29），与非门Ⅸ（30），D触发器Ⅸ（31），与非门Ⅹ（32），D触发器Ⅹ（33），与门Ⅴ（34），与非门Ⅺ（35），D触发器Ⅺ（36），与非门Ⅻ（37），D触发器Ⅻ（38），与门Ⅵ（39），与非门ⅩⅢ（40），D触发器ⅩⅢ（41），与非门ⅩⅣ（42），D触发器ⅩⅣ（43）；所述非门（7）的输入端与数据输入输出与命令字分解存储控制模块（Ⅱ）的状态控制寄存器（6）的M0输出端连接，输出端与M0工作模式位寄存器组（8）的一个输入端连接；M0工作模式位寄存器组（8）的另三个输入端分别与8位微处理器应用系统（Ⅰ）的复位信号输出端、数据输入输出与命令字...
【技术特征摘要】
【专利技术属性】
技术研发人员：余玲，蔡启仲，谢友慧，戴永涛，
申请(专利权)人：广西科技大学鹿山学院，广西科技大学，
类型：新型
国别省市：广西;45
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。