封装基板、覆晶封装电路及其制作方法技术

本发明专利技术提供一种封装基板、覆晶封装电路及其制作方法。该封装基板包括：一第一导线层，其包含一第一金属走线及一第一介电材料层，该第一介电材料层充填于该第一导线层内该第一金属走线以外的其余部分；一导电柱层，形成于该第一导线层上，该导电柱层包含一金属柱状物、一具有一凸出部的铸模化合物层、及一第二介电材料层，该金属柱状物连接该第一金属走线，该第二介电材料层形成于该铸模化合物层上，该凸出部围绕该金属柱状物；一第二导线层，形成于该导电柱层上，该第二导线层包含一连接该金属柱状物的第二金属走线；以及一保护层，形成于该第二导线层上。

【技术实现步骤摘要】

本专利技术涉及一种封装基板、覆晶封装电路及其制作方法。
技术介绍
新一代的电子产品不仅追求轻薄短小，更朝多功能与高性能的方向发展，因此，集成电路(IntegratedCircuit，简称IC)技术不断地高密度化与微型化，以期在有限的晶片空间容纳更多的电子元件，而其后端的封装基板及其构装技术也随之进展，以符合此新一代的电子产品趋势。由于目前应用于铸模互连基板(MoldedInterconnectionSubstrate，简称MIS)技术的覆晶式晶片尺寸封装(Flip-ChipChipSizePackage，简称FCCSP)基板10，如图1所示，其采用感光型底层涂料(primer)材料来制作铸模化合物层16上的介电材料层17，因此对于介电材料的光微影蚀刻制程(Photolithography)所需解析度要求高，尤其是对于脚距密集化(FinePitch)的封装制程，更需要使用特定且高价位的介电材料。此外，在现有FCCSP基板的制造程序中，连接上层电路导线14与下层电路导线12之间的导电铜柱，其制造包含了在铸模化合物层16与介电材料层17共二次的光微影蚀刻制程，这二段的导电铜柱18及19可能因制程上对位精度的偏差而造成上下位置偏移的状况，以及介电材料与导电铜柱之间及介电材料与铸模化合物层材料之间的界面亲合力较差，而影响其制成品合格率与可靠度。因此，有必要发展新的封装基板技术，以解决及改善上述的问题。
技术实现思路
本专利技术的目的在于：提供一种封装基板、覆晶封装电路及其制作方法，以解决现有技术中存在的上述问题。为实现上述目的，本专利技术采用的技术方案包括：一种封装基板，其特征在于，其包括：一第一导线层，其包含一第一金属走线及一第一介电材料层，该第一介电材料层充填于该第一导线层内该第一金属走线以外的其余部分；一导电柱层，形成于该第一导线层上，该导电柱层包含一金属柱状物、一具有一凸出部的铸模化合物层、及一第二介电材料层，该金属柱状物连接该第一金属走线，该第二介电材料层形成于该铸模化合物层上，该凸出部围绕该金属柱状物；一第二导线层，形成于该导电柱层上，该第二导线层包含一连接该金属柱状物的第二金属走线；以及一保护层，形成于该第二导线层上。其中，该封装基板为覆晶式晶片尺寸封装(Flip-ChipChipSizePackage)基板。其中，该铸模化合物层的材料包含环氧基树脂(Epoxy-BasedResin)或聚酰亚胺(Polyimide)。其中，该第二介电材料层的材料包含环氧基树脂或聚酰亚胺。其中，该凸出部的宽度由上而下逐渐增大。其中，该凸出部具有一凹斜的侧面。其中，该金属柱状物的侧面完全被该铸模化合物层所包覆。为实现上述目的，本专利技术采用的技术方案还包括：一种覆晶封装电路，其特征在于，其包括：一第一导线层，其包含一第一金属走线及一第一介电材料层，该第一介电材料层充填于该第一导线层内该第一金属走线以外的其余部分；一导电柱层，形成于该第一导线层上，该导电柱层包含一金属柱状物、一具有一凸出部的铸模化合物层、及一第二介电材料层，该金属柱状物连接该第一金属走线，该第二介电材料层形成于该铸模化合物层上，该凸出部围绕该金属柱状物；一第二导线层，形成于该导电柱层上，该第二导线层包含一连接该金属柱状物的第二金属走线；一保护层，形成于该第二导线层上，并具有一露出该第二金属走线的开口；一电路晶片，设置于该第一导线层下，并电性连接该第一金属走线；以及一电路板，设置于该保护层上，并通过该保护层的开口而电性连接该第二金属走线。其中，该凸出部的宽度由上而下逐渐增大。其中，该凸出部具有一凹斜的侧面。其中，该金属柱状物的侧面完全被该铸模化合物层所包覆。为实现上述目的，本专利技术采用的技术方案还包括：一种封装基板的制作方法，其特征在于，包括下列步骤：(A)提供一承载板；(B)在该承载板上形成一第一导线层，该第一导线层包含一第一金属走线与一第一介电材料层，该第一介电材料层充填于该第一导线层内该第一金属走线以外的其余部分；(C)在该第一导线层上形成一金属柱状物，使得该金属柱状物连接该第一金属走线；(D)在该承载板上形成一铸模化合物层，该铸模化合物层完全包覆该承载板上的该第一导线层与该金属柱状物；(E)移除部分的该铸模化合物层，使得该剩余的铸模化合物层包含一第一区域及一第二区域，该第一区域的上表面低于该金属柱状物的上端面，且该第二区域围绕该金属柱状物；(F)在该剩余的铸模化合物层上形成一第二介电材料层，使得该第二介电材料层的上表面高于该金属柱状物的上端面；(G)移除部分的该第二介电材料层及/或该铸模化合物层，使得该金属柱状物的上端面露出；(H)在该第二介电材料层上形成一包含一第二金属走线的第二导线层，使得该第二金属走线连接该金属柱状物；以及(I)在该第二导线层上形成一保护层，并移除该承载板。其中，该封装层的材料包含环氧基树脂。其中，该第二介电材料层的材料包含环氧基树脂或聚酰亚胺。其中，步骤(E)是以研磨、喷砂、电浆或化学蚀刻方式进行。其中，该铸模化合物层的第二区域包含一凸出部，且步骤(E)使得该凸出部的宽度由上而下逐渐增大。其中，该铸模化合物层的第二区域包含一凸出部，且步骤(E)使得该凸出部具有一凹斜的侧面。其中，步骤(E)使得该金属柱状物的侧面完全被该铸模化合物层的该第二区域所包覆。其中，步骤(G)包括：凭借研磨、喷砂、电浆或化学蚀刻方式，自上而下去除该第二介电材料层及/或该铸模化合物层，直到该金属柱状物的上端面露出。与现有技术相比较，本专利技术具有的有益效果是：通过设计适当的该导电柱层制作程序，使导电铜柱可以单段式加工，能够解决现有中存在的合格率与可靠度受其影响的问题。由于现有的FCCSP基板采用感光型介电材料来制作铸模化合物层上的介电材料层，因此对于介电材料的光微影蚀刻制程所需解析度要求高，尤其是对于脚距密集化的封装制程，更需要使用特定且高价格的介电材料。此外，在现有FCCSP基板的制造程序中，其导柱层中的导电铜柱之制造包含了在铸模化合物层与在介电材料层共二次的光微影蚀刻制程，这二段的导电铜柱可能因制程上对位精度的偏差而造成上下位置偏移的状况，以及介电材料与导电铜柱之间及介电材料与铸模化合物层材料之间的界面亲合力较差，而影响其制成品良率与可靠度。本案专利技术技术可用以避免上述须采用高解本文档来自技高网...

【技术保护点】
一种封装基板，其特征在于，其包括：一第一导线层，其包含一第一金属走线及一第一介电材料层，该第一介电材料层充填于该第一导线层内该第一金属走线以外的其余部分；一导电柱层，形成于该第一导线层上，该导电柱层包含一金属柱状物、一具有一凸出部的铸模化合物层、及一第二介电材料层，该金属柱状物连接该第一金属走线，该第二介电材料层形成于该铸模化合物层上，该凸出部围绕该金属柱状物；一第二导线层，形成于该导电柱层上，该第二导线层包含一连接该金属柱状物的第二金属走线；以及一保护层，形成于该第二导线层上。

【技术特征摘要】
2014.06.17 TW 1031208931.一种封装基板，其特征在于，其包括：
一第一导线层，其包含一第一金属走线及一第一介电材料层，该第一介电
材料层充填于该第一导线层内该第一金属走线以外的其余部分；
一导电柱层，形成于该第一导线层上，该导电柱层包含一金属柱状物、一
具有一凸出部的铸模化合物层、及一第二介电材料层，该金属柱状物连接该第
一金属走线，该第二介电材料层形成于该铸模化合物层上，该凸出部围绕该金
属柱状物；
一第二导线层，形成于该导电柱层上，该第二导线层包含一连接该金属柱
状物的第二金属走线；以及
一保护层，形成于该第二导线层上。
2.根据权利要求1所述的封装基板，其特征在于，该封装基板为覆晶式晶片
尺寸封装(Flip-ChipChipSizePackage)基板。
3.根据权利要求1所述的封装基板，其特征在于，该铸模化合物层的材料包
含环氧基树脂(Epoxy-BasedResin)或聚酰亚胺(Polyimide)。
4.根据权利要求1所述的封装基板，其特征在于，该第二介电材料层的材料
包含环氧基树脂或聚酰亚胺。
5.根据权利要求1所述的封装基板，其特征在于，该凸出部的宽度由上而下
逐渐增大。
6.根据权利要求1所述的封装基板，其特征在于，该凸出部具有一凹斜的侧
面。
7.根据权利要求1所述的封装基板，其特征在于，该金属柱状物的侧面完全
被该铸模化合物层所包覆。
8.一种覆晶封装电路，其特征在于，其包括：
一第一导线层，其包含一第一金属走线及一第一介电材料层，该第一介电
材料层充填于该第一导线层内该第一金属走线以外的其余部分；
一导电柱层，形成于该第一导线层上，该导电柱层包含一金属柱状物、一
具有一凸出部的铸模化合物层、及一第二介电材料层，该金属柱状物连接该第
一金属走线，该第二介电材料层形成于该铸模化合物层上，该凸出部围绕该金
属柱状物；
一第二导线层，形成于该导电柱层上，该第二导线层包含一连接该金属柱
状物的第二金属走线；
一保护层，形成于该第二导线层上，并具有一露出该第二金属走线的开口；
一电路晶片，设置于该第一导线层下，并电性连接该第一金属走线；以及
一电路板，设置于该保护层上，并通过该保护层的开口而电性连接该第二
金属走线。
9.根据权利要求8所述的覆晶封装电路，其特征在于，该凸出部的宽度由上
而下逐渐增大。
10.根据权利要求8所述的覆晶封装电路，...

【专利技术属性】
技术研发人员：许哲玮，许诗滨，
申请(专利权)人：恒劲科技股份有限公司，
类型：发明
国别省市：中国台湾;71