一种TFT阵列基板及其制作方法技术

本发明专利技术公开了一种TFT阵列基板及其制作方法，TFT阵列基板通过同一道光罩工艺将第一金属氧化物半导体层蚀刻成第一半导体图案及第二半导体图案后进行掺杂处理，以将第一半导体图案的两端分别处理成间隔设置的第一导体图案和第二导体图案且将第二半导体图案处理成公共电极，并且处理后剩余的第一半导体图案位于底栅电极上方。从而本发明专利技术的TFT阵列基板的制作方法能够减少光罩次数，提高生产效率和降低生产成本。

【技术实现步骤摘要】

本专利技术涉及显示
，特别是涉及一种TFT阵列基板及其制作方法。
技术介绍
有源矩阵驱动的LCD显示技术利用了液晶的双极性偏振特点，通过施加电场控制液晶分子的排列方向，实现对背光源光路行进方向的开关作用。根据对液晶分子施加电场方向的不同，可以将LCD显示模式分为TN，VA及IPS系列模式。VA系列模式指对液晶分子施加纵向电场，而IPS系列模式指对液晶分子施加横向电场。而在IPS系列模式中，对于施加横向电场的不同，又可分为IPS模式和FFS模式等。其中FFS显示模式的每一个像素单元含有上下两层电极，即像素电极和公共电极，且下层的公共电极采用开口区整面平铺的方式。FFS显示模式具有高透过率，广视角以及较低的色偏等优点，是一种广泛应用的LCD显示技术。在有源阵列显示装置中，常采用的是Single-gate TFT(单栅极薄膜晶体管)，但是Dual gate TFT (双栅极晶体管)与Single-gate TFT (单栅极薄膜晶体管)相比，不仅具有较高的迀移率，较大的开态电流，更小的亚阈值摆幅，阈值电压(Vth)稳定性和均匀性好等优点，还具有更好的栅极偏压稳定性。然而，传统的FFS显示模式的Dual-Gate TFT阵列基板制造方法需要更多的光罩次数，增加了工艺的复杂性以及生产成本。
技术实现思路
有鉴于此，本专利技术提供一种TFT阵列基板及其制作方法，能够减少光罩次数，提高生产效率和降低生产成本。为解决上述问题，本专利技术提供的一种TFT阵列基板的制作方法，包括:提供一基板；在基板上形成第一金属层，并采用第一光罩工艺将第一金属层蚀刻成底栅电极；在基板上进一步形成第一金属氧化物半导体层，并采用第二光罩工艺将第一金属氧化物半导体层蚀刻成第一半导体图案及第二半导体图案后进行掺杂处理，以将第一半导体图案的两端分别处理成间隔设置的第一导体图案和第二导体图案且将第二半导体图案处理成第三导体图案，其中，处理后剩余的第一半导体图案位于底栅电极的上方，第三导体图案作为公共电极；在基板上进一步形成第二金属层，并采用第三光罩工艺将第二金属层蚀刻成源电极及漏电极，其中漏电极覆盖在第一导体图案上，源电极覆盖在第二导体图案上；在基板上进一步形成第一钝化层，并采用第四光罩工艺对第一钝化层进行刻蚀，以形成过孔；在基板上进一步形成第二金属氧化物导体层，并采用第五光罩工艺将第二金属氧化物导体层蚀刻成顶栅电极和像素电极，其中，顶栅电极位于处理后剩余的第一半导体图案的上方，像素电极与公共电极至少部分重叠设置且通过过孔与源电极及漏电极中的一者电连接。其中，金属氧化物半导体层为IGZO氧化物半导体层。其中，在基板上进一步形成金属氧化物半导体层，并采用第二光罩工艺将金属氧化物半导体层蚀刻成第一半导体图案及第二半导体图案后进行掺杂处理的步骤包括:在金属氧化物半导体层上形成光阻图案，其中光阻图案包括对应于第一半导体图案的第一光阻图案以及对应于第二半导体图案的第二光阻图案，第一光阻图案的中间区域的光阻厚度大于第一光阻图案两端的光阻厚度且大于第二光阻图案的光阻厚度；以第一光阻图案和第二光阻图案为掩膜将金属氧化物半导体层蚀刻成第一半导体图案及第二半导体图案；以第一光阻图案和第二光阻图案为掩膜对第一半导体图案及第二半导体图案进行等离子处理，进而将第一半导体图案的两端分别处理成间隔设置的第一导体图案和第二导体图案且将第二半导体图案处理成第三导体图案。其中，第二光罩工艺采用半色调掩膜、灰色调掩膜或单狭缝掩膜中的任一种形成光阻图案。其中，在基板上进一步形成金属氧化物半导体层，并采用第二光罩工艺将金属氧化物半导体层蚀刻成第一半导体图案及第二半导体图案后进行掺杂处理的步骤与在基板上进一步形成第二金属层，并采用第三光罩工艺将第二金属层蚀刻成源电极及漏电极的步骤之间，制作方法还包括:在基板上进一步形成刻蚀阻挡层，并采用第六光罩工艺对刻蚀阻挡层进行蚀刻形成分别位于第一导体图案和第二导体图案上方的刻蚀阻挡层过孔。其中，刻蚀阻挡层的材料为氧化硅。为解决上述问题，本专利技术提供的一种阵列基板，包括:基板；形成在基板上的底栅电极；形成于基板上的半导体图案、位于半导体图案两端且间隔设置的第一导体图案和第二导体图案以及公共电极，其中半导体图案、第一导体图案、第二导体图案以及公共电极由同一金属氧化物半导体层形成。其中，金属氧化物半导体层为IGZO氧化物半导体层。其中，阵列基板进一步包括位于第一导体图案上方的漏电极、位于第二导体图案上方的源电极。其中，阵列基板进一步包括刻蚀阻挡层，刻蚀阻挡层上分别形成有对应于第一导体图案和第二导体图案的过孔，漏电极和源电极通过过孔与半导体图案电连接。通过上述方案，本专利技术的有益效果是:区别于现有技术，本专利技术的采用同一道光罩工艺将第一金属氧化物半导体层蚀刻成第一半导体图案及第二半导体图案后进行掺杂处理，以将第一半导体图案的两端分别处理成间隔设置的第一导体图案和第二导体图案且将第二半导体图案处理成公共电极，并且处理后剩余的第一半导体图案位于底栅电极上方，因此，本专利技术的TFT阵列基板的制造可减少光罩的次数，提高生产效率和降低生产成本。【附图说明】为了更清楚地说明本专利技术实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中:图1是本专利技术TFT阵列基板的制作方法的第一实施方式的流程示意图；图2A至图2G是图1中TFT阵列基板的第一实施方式中制备底栅电极、公共电极、第一导体图案和第二导体图案的工艺流程图；图3是图1中TFT阵列基板的第三光罩工艺形成源电极及漏电极的工艺示意图；图4是图1中TFT阵列基板的第四光罩工艺形成过孔的工艺示意图；图5是由图1中TFT阵列基板的制作方法的第一实施方式制得的TFT阵列基板的结构示意图；图6是本专利技术TFT阵列基板的制作方法的第二实施方式的流程示意图；图7是图6中TFT阵列基板的制作方法的第二实施方式制得的TFT阵列基板的结构示意图。【具体实施方式】下面将结合本专利技术实施方式中的附图，对本专利技术实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本专利技术一部分实施方式，而不是全部实施方式。基于本专利技术中的实施方式，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施方式，都属于本专利技术保护的范围。请参看图1，图1是本专利技术TFT阵列基板的制作方法的第一实施方式的流程示意图，如图1所示，本实施方式的TFT阵列基板的制作方法包括:Sll:提供一基板。S12:在基板上形成第一金属层，并采用第一光罩工艺将第一金属层蚀刻成底栅电极。请参看图2A，图2A为图1中TFT阵列基板的第一实施方式中制得的底栅电极结构示意图。其中，基板100作为衬底基板，其可以为玻璃基板、塑料基板或其他合适材质的基板。在本实施方式中，基板100优选为具有透光的特性的玻璃基板。其中，采用物理气相沉积法(简称PVD)在基板100上沉积第一金属层(图未示)，第一金属层的材料包括但不限于为铬、铝、钛或其他金属材料。图2A中所示的是由第一金属层经第一光罩曝光显示蚀刻后制得的底栅电极11的结本文档来自技高网...

【技术保护点】
一种TFT阵列基板的制作方法，其特征在于，所述制作方法包括：提供一基板；在所述基板上形成第一金属层，并采用第一光罩工艺将所述第一金属层蚀刻成底栅电极；在所述基板上进一步形成第一金属氧化物半导体层，并采用第二光罩工艺将所述第一金属氧化物半导体层蚀刻成第一半导体图案及第二半导体图案后进行掺杂处理，以将所述第一半导体图案的两端分别处理成间隔设置的第一导体图案和第二导体图案且将所述第二半导体图案处理成第三导体图案，其中，处理后剩余的所述第一半导体图案位于所述底栅电极的上方，所述第三导体图案作为公共电极；在所述基板上进一步形成第二金属层，并采用第三光罩工艺将所述第二金属层蚀刻成源电极及漏电极，其中所述漏电极覆盖在所述第一导体图案上，所述源电极覆盖在所述第二导体图案上；在所述基板上进一步形成第一钝化层，并采用第四光罩工艺对所述第一钝化层进行刻蚀，以形成过孔；在所述基板上进一步形成第二金属氧化物导体层，并采用第五光罩工艺将所述第二金属氧化物导体层蚀刻成顶栅电极和像素电极，其中，所述顶栅电极位于处理后剩余的所述第一半导体图案的上方，所述像素电极与所述公共电极至少部分重叠设置且通过所述过孔与所述源电极及漏电极中的一者电连接。...

【技术特征摘要】

【专利技术属性】
技术研发人员：葛世民，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44