一种图像数据综合采集系统技术方案

本实用新型专利技术公开了一种图像数据综合采集系统，包括摄像头模块A、摄像头模块B、前端信号滤波缓存模块、模数转换器A和FPGA模块，前端信号滤波缓存模块分别连接摄像头模块A、摄像头模块B、模数转换器A和模数转换器B，模数转换器A还分别连接控制模块和FPGA模块，模数转换器B分别连接FPGA模块和控制模块，控制模块还连接控制器，控制器还连接FPGA模块。本实用新型专利技术图像数据综合采集系统是基于TMS320C6416和FPGA的数据采集系统，实现了高速双通道数据采集，节约控制器资源和总线资源，结构简单，成本低，非常适合推广使用。

【技术实现步骤摘要】

本技术涉及一种采集系统，具体是一种图像数据综合采集系统。
技术介绍
作为模拟信号和数字信号的桥梁，模数转换器的应用日趋广泛，不断涌现的新理论、新算法，加之数字信号处理器件性能的提高，推动了图像数据采集系统的发展。目前，常用系统的速率一般在几MSps?几百MSps，经模数转换后的数据通过缓冲存储器送入性能较低的控制器处理器，或通过各种总线送入微机，数据得不到及时处理，难以满足实时性的要求，且采样控制接口电路需占用大量的控制器资源和总线资源。
技术实现思路
本技术的目的在于提供一种图像数据综合采集系统，以解决上述
技术介绍
中提出的问题。为实现上述目的，本技术提供如下技术方案:—种图像数据综合采集系统，包括摄像头模块A、摄像头模块B、前端信号滤波缓存模块、模数转换器A和FPGA模块，所述前端信号滤波缓存模块分别连接摄像头模块A、摄像头模块B、模数转换器A和模数转换器B，模数转换器A还分别连接控制模块和FPGA模块，所述模数转换器B分别连接FPGA模块和控制模块，控制模块还连接控制器，控制器还连接FPGA模块；所述摄像头模块A、摄像头模块B均通过直流耦合单端输入驱动电路连接前端信号滤波缓存模块，直流耦合单端输入驱动电路包括放大器Ul和电阻Rl，摄像头模块A采集的信号输入放大器Ul同相输入端，放大器Ul反相端分别连接放大器Ul输出端和电阻RL电阻Rl另一端连接模数转换器A引脚VINA，模数转换器A引脚VINB连接电阻R2，电阻R2另一端分别连接接地电容Cl、接地电容C2和模数转换器A引脚VREF，模数转换器A引脚SENSE接地。作为本技术进一步的方案:所述控制器分别通过串行外设接口 SPI和外部存储器接口 EMIF连接FPGA模块。作为本技术进一步的方案:所述控制器采用TMS320C6416。作为本技术进一步的方案:所述模数转换器A和模数转换器B均采用AD9240。作为本技术再进一步的方案:所述放大器Ul采用AD746。与现有技术相比，本技术的有益效果是:本技术图像数据综合采集系统是基于TMS320C6416和FPGA的数据采集系统，实现了高速双通道数据采集，节约控制器资源和总线资源，结构简单，成本低，非常适合推广使用。【附图说明】图1为图像数据综合采集系统的结构框图；图2为图像数据综合采集系统中直流耦合单端输入驱动电路的电路图。【具体实施方式】下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。请参阅图1?2，本技术实施例中，一种图像数据综合采集系统，包括摄像头模块A、摄像头模块B、前端信号滤波缓存模块、模数转换器A和FPGA模块，前端信号滤波缓存模块分别连接摄像头模块A、摄像头模块B、模数转换器A和模数转换器B，模数转换器A还分别连接控制模块和FPGA模块，模数转换器B分别连接FPGA模块和控制模块，控制模块还连接控制器，控制器还连接FPGA模块；摄像头模块A、摄像头模块B均通过直流耦合单端输入驱动电路连接前端信号滤波缓存模块，直流耦合单端输入驱动电路包括放大器Ul和电阻R1，摄像头模块A采集的信号输入放大器Ul同相输入端，放大器Ul反相端分别连接放大器Ul输出端和电阻R1，电阻Rl另一端连接模数转换器A引脚VINA，模数转换器A引脚VINB连接电阻R2，电阻R2另一端分别连接接地电容Cl、接地电容C2和模数转换器A引脚VREF,模数转换器A引脚SENSE接地。控制器分别通过串行外设接口 SPI和外部存储器接口 EMIF连接FPGA模块。控制器采用TMS320C6416。模数转换器A和模数转换器B均采用AD9240。放大器Ul采用AD746。本技术的工作原理是:通常，在数据采集系统中，数据的转换和传输是通过对模数转换器的控制来实现的，但对于高速数据采集系统，这种方法有较大的局限性，因为高速A/D建立稳定的工作状态需要相当长的时间，频繁改变A/D的工作状态会影响测量精度，甚至造成信号失真，模数转换器AD9240的时序控制与传统的A/D有所不同，完全依靠时钟控制采样、转换和数据输出，在第一个时钟的上升沿开始采样转换，第4个时钟上升沿到来时，数据将出现在Dl?D14端口上，本技术系统自通电时起，模数转换器始终处于工作状态，对数据不停进行转换，以减少误码率，提高采样精度。本技术中，摄像头模块A和摄像头模块B被采样信号为O?5V的模拟信号，模拟输入采用直流耦合单端输入驱动电路，系统为双通道输入同时采样，在选择前向通道的驱动电路时，选用了高速双通道放大器AD746，以实现2个通道的单位放大跟踪。在设计系统时，本技术采用了 FPGA来实现双通道数据的缓存和数据传输的逻辑控制，其芯片选用Spartan3E系列FPGA，Spartan3E是一款高性能低价格的可编程逻辑器件，集成度高体积小，具有丰富的逻辑单元和存储单元，其内部的BlockRam可以配置为大小不同的各种类型存储器，如单口 RAM、双口 RAM和同步FIFO。经分析认为FIFO更适合作为A/D采样数据高速写入的存储器。FIFO存储器就像数据管道一样，数据从管道的一头流入，从另一头流出，先进入的数据先流出。FIFO具有2套数据线而无地址线，可在其一端写操作而在另一端进行读操作，数据在其中顺序移动，从而达到很高的传输速度和效率，且由于省去了地址线，有利于PCB板布线。采用FIFO构成高速A/D采样缓存时，由于转换速度较快，如果直接将ADC采样后的数据存储到FIFO中，对时序配置要求非常严格，如果两者时序关系配合不当，就会发生数据存储出错或者掉数，利用FPGA可以方便地控制时序和数据传输，简单、可靠地实现采样和存储。 本技术利用FPGA构造了 2个完全一样的FIFO，将2路A/D转换数据分别送入2个FIFO中，实现双通道采样数据的缓存和传输，设计中A/D转换时钟和FIFO写时钟为同一时钟源，自上电起，A/D和时钟电路一直处于工作状态，不停地进行数据的转换，但数据是否写入到FIFO中，由FIFO的写使能信号来决定，当控制器发出写使能信号有效时，转换数据才能存储到FIFO中。A/D转换数据的输出和转换时钟有一定的相位差，在FPGA内部，可通过延时或时钟管理器来满足建立时间和保持时间，保证数据不失码地传输到FIFO中，FPGA的作用除了构造FIFO以实现数据通道复用外，还可以作为协处理器由控制器控制来进行一些简单高效的数据预处理(如插值、取平均、FIR滤波等)，以减少控制器处理的数据量。【主权项】1.一种图像数据综合采集系统，包括摄像头模块A、摄像头模块B、前端信号滤波缓存模块、模数转换器A和FPGA模块，其特征在于，所述前端信号滤波缓存模块分别连接摄像头模块A、摄像头模块B、模数转换器A和模数转换器B，模数转换器A还分别连接控制模块和FPGA模块，所述模数转换器B分别连接FPGA模块和控制模块，控制模块还连接控制器，控制器还连接FPGA模块；所述摄像头模块A、摄本文档来自技高网...

【技术保护点】
一种图像数据综合采集系统，包括摄像头模块A、摄像头模块B、前端信号滤波缓存模块、模数转换器A和FPGA模块，其特征在于，所述前端信号滤波缓存模块分别连接摄像头模块A、摄像头模块B、模数转换器A和模数转换器B，模数转换器A还分别连接控制模块和FPGA模块，所述模数转换器B分别连接FPGA模块和控制模块，控制模块还连接控制器，控制器还连接FPGA模块；所述摄像头模块A、摄像头模块B均通过直流耦合单端输入驱动电路连接前端信号滤波缓存模块，直流耦合单端输入驱动电路包括放大器U1和电阻R1，摄像头模块A采集的信号输入放大器U1同相输入端，放大器U1反相端分别连接放大器U1输出端和电阻R1，电阻R1另一端连接模数转换器A引脚VINA，模数转换器A引脚VINB连接电阻R2，电阻R2另一端分别连接接地电容C1、接地电容C2和模数转换器A引脚VREF，模数转换器A引脚SENSE接地。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴晓华，
申请(专利权)人：陕西思杰智能科技有限公司，
类型：新型
国别省市：陕西;61