改良的载板级嵌入式半导体封装结构制造技术

本实用新型专利技术公开了一种改良的载板级嵌入式半导体封装结构，包括：电路板；设于所述电路板内的用以容置半导体芯片的开口或空腔；设置于所述电路板第一表面的模块对位标识；设置于开口或空腔内的半导体芯片，所述半导体芯片的电极表面至少自所述电路板第二表面露出，并与该第二表面或所述电路板的最低表面处于同一平面；封装材料，用以覆盖电路板的第一表面、模块对位标识及填充开口或空腔内未被半导体芯片占据的空间；以及对应设置在所述半导体芯片电极上方的UBM结构。本实用新型专利技术能够有效改善带有铝基金属顶层的半导体芯片与载板级半导体芯片嵌入式封装工艺的兼容性问题。

【技术实现步骤摘要】

本技术涉及一种改良的电路板封装结构，特别是涉及一种带有UBM (UnderBymp Metal，凸点下金属)结构的载板级嵌入式封装结构及其制作方法。
技术介绍
目前，引线键合技术普遍被应用于半导体芯片的封装过程中。例如，现有半导体IC封装通常采用引线键合技术实现芯片上触盘与封装内部走线之间的互连。然则，这些技术都存在不足之处，包括:1、引线键合技术为基于单芯片的线键合连接，且针对单芯片上多I/O pad(电极)数的多线键合是非同步的，工艺速度慢。2、采用线结合技术及芯片置于载板上的技术，最终形成的封装结构的厚度较大。3、这种封装形式的成本高。另外，半导体芯片的顶层电极(Bonding Pad)材料通常是招基金属顶层，例如Al，AlSi，AlSiCu等，铝基金属材料容易受到酸碱溶液的腐蚀，与芯片嵌入式封装工艺兼容度不佳，而目前也被广泛应用半导体芯片的新型封装方式Flip-chip (倒装芯片技术)用凸点代替传统封装所用的WB金线，提高了电流的传输效率，且封装成型后的元件体积也显著减小，然而该技术需要在铝基金属顶层表面做UBM (Under Bymp Metal:凸点下金属)处理后再进一步生长铜柱，其采用的铜柱技术及后续锡焊接通常工艺复杂、成本高。因此亟需提供一种新型的半导体芯片封装结构及工艺来解决上述问题。
技术实现思路
本技术所要解决的技术问题是提供一种改良的载板级嵌入式半导体封装结构，能够有效改善带有铝基金属顶层的半导体芯片与载板级半导体芯片嵌入式封装工艺的兼容性问题。为解决上述技术问题，本技术采用的一个技术方案之中提供的一种改良的载板级嵌入式半导体封装结构包括:电路板；设于所述电路板内的、至少一个用以容置半导体芯片的开口或空腔；设置于所述开口或空腔内的半导体芯片，所述半导体芯片的电极表面至少自所述电路板第二表面露出，并与所述电路板第二表面或所述电路板的最低表面处于同一平面；封装材料，至少用以覆盖所述电路板的第一表面、模块对位标识及填充所述开口或空腔内未被所述芯片占据的空间；以及，对应设置在半导体芯片的电极上方的UBM结构。在一较佳实施例中，所述电路板第一表面还设置有模块对位标识，所述模块对位标识表面与电路板第二表面分别对应所述电路板的最高表面与最低表面。在一较佳实施例中，所述电路板上单位模块区域有至少一个开口或空腔。进一步的，所述单位模块区域内单个开口或空腔内容置至少一个半导体芯片。在一较佳实施例中，所述开口或空腔在竖直方向上的最高表面和最低表面分别为所述电路板的最高表面或所述模块对位标识表面和所述电路板的第二表面或其最低表面，而所述开口或空腔在水平方向上的边界为所述电路板在第一表面和第二表面之间的开口或空腔之侧壁，同时所述开口或空腔包括第一空间和第二空间，其中所述第一空间分布在所述电路板的第一表面和第二表面之间，所述第二空间分布在所述电路板的第一表面与所述模块对位标识表面之间，且所述第一空间的侧壁为所述电路板第一表面和第二表面之间的电路板连续截面，而所述第二空间无侧壁。在一较佳实施例中，所述的半导体芯片电极是铝基金属顶层，所述铝基金属可选自但不限于招金属、招娃合金金属、招娃铜合金金属及其它含招的合金金属。在一较佳实施例中，所述的半导体芯片电极之铝基金属顶层上的UBM结构包含防扩散金属层和导电金属层的组合，但不限于此。进一步的，所述粘合或防扩散金属层直接覆盖电极之铝基金属顶层，所述粘合或防扩散金属层材料可选自但不限于镍、钛、镍铬合金和钛钨合金等；而所述导电金属层直接覆盖粘合或防扩散金属层，所述导电金属层的材料可选自但不限于铜、金等。在一较佳实施例中，所述的半导体芯片电极之铝基金属顶层上的UBM结构包含非电镀的镍金属层和金金属层的组合。其中，镍金属层首先在电极之铝基金属顶层上通过化镍工艺沉积生成，而金金属层在镍金属层上通过浸金工艺完成沉积。在一较佳实施例中，先在所述半导体芯片的电极上进行UBM生成工艺，形成UBM结构，再在所述电路板第二表面、半导体芯片及与所述电路板第二表面共平面的封装材料表面上覆盖一层积聚层，并将所述半导体芯片UBM上方的积聚层去除形成开口。进一步的，所述积聚层材料可选自但不限于ABF绝缘材料、含玻璃纤维绝缘材料、光敏感绝缘材料。进一步的，在所述积聚层表面设有第一线路层，且所述第一线路层经所述积聚层的开口与UBM表面电气连接。进一步的，所述封装结构还可包括:焊接掩膜，用以覆盖所述积聚层以及积聚层上的第一线路层。进一步的，所述封装结构还可包括:焊点阵列，其设置在覆盖所述积聚层和积聚层上的第一线路层表面的焊接掩膜开口中并与所述第一线路层电连接，所述焊点阵列包括球栅阵列或触点阵列。本技术采用的另一个技术方案之中提供的一种改良的载板级嵌入式半导体封装结构包括:电路板；设于所述电路板内的、至少一个用以容置半导体芯片的开口或空腔；设置于所述开口或空腔内的半导体芯片，所述半导体芯片的电极表面至少自所述电路板第二表面露出，并与所述电路板第二表面或所述电路板的最低表面处于同一平面；封装材料，至少用以覆盖所述电路板的第一表面、模块对位标识及填充所述开口或空腔内未被所述芯片占据的空间；以及，对应设置在半导体芯片的电极上方的UBM结构。在一较佳实施例中，所述电路板第一表面还设置有模块对位标识，所述模块对位标识表面与电路板第二表面分别对应所述电路板的最高表面与最低表面。在一较佳实施例中，所述电路板上单位模块区域有至少一个开口或空腔。进一步的，所述单位模块区域内单个开口或空腔内容置至少一个半导体芯片。在一较佳实施例中，所述开口或空腔在竖直方向上的最高表面和最低表面分别为所述电路板的最高表面或所述模块对位标识表面和所述电路板的第二表面或其最低表面，而所述开口或空腔在水平方向上的边界为所述电路板在第一表面和第二表面之间的开口或空腔之侧壁，同时所述开口或空腔包括第一空间和第二空间，其中所述第一空间分布在所述电路板的第一表面和第二表面之间，所述第二空间分布在所述电路板的第一表面与所述模块对位标识表面之间，且所述第一空间的侧壁为所述电路板第一表面和第二表面之间的电路板连续截面，而所述第二空间无侧壁。在一较佳实施例中，所述的半导体芯片电极是铝基金属顶层，所述铝基金属可选自但不限于招金属、招娃合金金属、招娃铜合金金属及其它含招的合金金属。在一较佳实施例中，所述的半导体芯当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种改良的载板级嵌入式半导体封装结构，其特征在于包括：电路板；设于所述电路板内的、至少一个用以容置半导体芯片的开口或空腔；设置于所述开口或空腔内的半导体芯片，所述半导体芯片电极表面至少自所述电路板第二表面露出，并与所述电路板第二表面或所述电路板的最低表面处于同一平面；封装材料，至少用以覆盖所述电路板第一表面、模块对位标识及填充所述开口或空腔内未被所述半导体芯片占据的空间；以及，对应设置在所述半导体芯片电极上方的UBM结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：蔡亲佳，
申请(专利权)人：蔡亲佳，
类型：新型
国别省市：江苏;32