一种芯片互连的方法、芯片及装置制造方法及图纸

本发明专利技术公开了一种芯片互连的方法、芯片及装置，其中方法包括：接收主从模式选择信号；其中，所述主从模式选择信号用于指示芯片为主芯片或从芯片；当根据所述主从模式选择信号确定自身为主芯片时，访问N个从芯片，对所述N个从芯片进行控制、并且与所述N个从芯片配合进行内存数据处理；N为大于等于1的正整数。

【技术实现步骤摘要】

本专利技术涉及通信领域的芯片技术，尤其涉及一种芯片互连的方法、芯片及装置。
技术介绍
随着无线和有线技术的迅速发展，业务处理能力成倍增长，对系统核心芯片的规模和处理能力提出了更高的要求，但是受到加工工艺、芯片功耗和成本的限制，芯片不能无限制的增大其设计规模，这就迫切要求在业务处理能力巨大增长下，需要提高芯片的处理能力，目前业界的方案主要是增大芯片的设计规模，但是，这样在一定程度上都提高了芯片的设计成本和技术难度，增加了芯片的功耗。
技术实现思路
有鉴于此，本专利技术实施例的主要目的在于提供一种芯片互连的方法、芯片及装置，至少解决了现有技术中存在的上述问题。本专利技术提供了一种芯片互连的方法，所述方法包括:接收主从模式选择信号；其中，所述主从模式选择信号用于指示芯片为主芯片或从芯片；当根据所述主从模式选择信号确定自身为主芯片时，访问N个从芯片，对所述N个从芯片进行控制、并且与所述N个从芯片配合进行内存数据处理；N为大于等于I的正整数。上述方案中，所述第一芯片根据所述主从模式选择信号确定自身为主芯片包括:当接收到的主从模式选择信号中的值为O时，确定自身为主芯片；当接收到主从模式选择信号中的值非O时，确定自身为从芯片。上述方案中，所述与所述N个从芯片配合进行内存数据处理包括:通过数据信号向从芯片写入数据、或在从芯片中读取数据。上述方案中，对所述N个从芯片进行控制包括以下操作至少之一:通过地址信号选取所要访问的从芯片；所述地址信号包括第一数据和第二数据，所述第一数据与主从模式选择信号一致，位于所述地址信号中的高位或低位，所述第二数据为所述主芯片所要访问的从芯片的标识；通过有效使能信号设置从芯片的读写模式；通过写使能信号设置从芯片是否处于写有效模式；通过读使能信号设置从芯片是否处于读使能模式；通过接收读有效信号，确定自身是否处于读取从芯片数据的状态；通过复位信号对从芯片进行复位。上述方案中，所述访问N个从芯片为:对从芯片进行不同地址空间的通道访问，所述地址空间可配置。本专利技术还提供了一种芯片互连的方法，所述方法包括:接收主从模式选择信号；其中，所述主从模式选择信号用于指示芯片为主芯片或从芯片；当根据所述主从模式选择信号确定自身为从芯片时，接收主芯片的访问及控制，并且与主芯片配合进行数据处理。上述方案中，所述根据所述主从模式选择信号确定自身为主芯片包括:当接收到主从模式选择信号中的值非O时，确定自身为从芯片。上述方案中，所述与主芯片配合进行数据处理包括:与主芯片相互传输数据信号，用以在自身写入数据、或由主芯片读取数据。上述方案中，所述接收主芯片的访问及控制包括以下操作至少之一:接收主芯片发来的地址信号，根据所述地址信号的第二数据中的从芯片的标识，判断自身是否为主芯片所要访问的芯片，若是，则与主芯片建立联系；通过接收主芯片发来的有效使能信号确定自身的读写模式；通过接收主芯片发来的写使能信号确定自身是否处于写有效模式；通过接收主芯片发来的读使能信号确定自身是否处于读使能模式；向主芯片发送读有效信号，用以通知所述主芯片读取自身数据；根据主芯片发来的复位信号，进行复位。上述方案中，所述方法还包括:接收主芯片配置的地址通道，并通过所述地址通道接收主芯片的访问。本专利技术提供了一种芯片，所述芯片包括:接口信号控制模块，用于接收主从模式选择信号，当根据所述主从模式选择信号确定自身为主芯片时，开启系统级联总线转换模块；系统级联总线转换模块，用于访问N个从芯片，与所述N个从芯片配合进行内存数据处理；N为大于等于I的正整数。上述方案中，所述接口信号控制模块，包括:接收子模块，用于接收主从模式选择信号；逻辑判断子模块，用于根据接收的主从模式选择信号进行内部逻辑判断，当该主从模式选择信号为O时表示芯片是主芯片。上述方案中，所述芯片还包括:所述数据选择模块，用于通过数据信号向从芯片写入数据、或从任意一个从芯片中读取数据；相应的，所述系统级联总线转换模块，还用于控制所述数据选择模块进行读写访问选择控制和环回访问数据。上述方案中，所述系统级联总线转换模块，包括:内部缓存子模块，用于缓存系统级联总线转换时的数据和控制信号；内存控制子模块，用于控制内部缓存子模块的读写控制功能；系统级联总线转换子模块，用于通过地址信号选取所要访问的从芯片；所述地址信号包括第一数据和第二数据，所述第一数据与主从模式选择信号一致，位于所述地址信号中的高位或低位，所述第二数据为所述主芯片所要访问的从芯片的标识；通过有效使能信号设置从芯片的读写模式；通过写使能信号设置从芯片是否处于写有效模式；通过读使能信号设置从芯片是否处于读使能模式；通过接收读有效信号，确定自身是否处于读取从芯片数据的状态；向从芯片发送复位信号，通过复位信号对从芯片进行复位。上述方案中，所述系统级联总线转换模块，具体用于对从芯片进行不同地址空间的通道访问，所述地址空间可配置。本专利技术还提供了一种芯片，所述芯片包括:接口信号控制模块，用于接收主从模式选择信号；其中，所述主从模式选择信号用于指示芯片为主芯片或从芯片；当根据所述主从模式选择信号确定自身为从芯片时，开启级联系统总线转换模块；级联系统总线转换模块，用于接收主芯片的访问及控制，并且与主芯片配合进行数据处理。上述方案中，所述接口信号控制模块，包括:接收子模块，用于接收主从模式选择信号；逻辑判断子模块，用于根据接收的主从模式选择信号进行内部逻辑判断，当该主从模式选择信号不为O时表示芯片是从芯片。上述方案中，所述芯片还包括:数据选择模块，用于与主芯片相互传输数据信号，用以在自身写入数据、或由主芯片读取数据。上述方案中，所述级联系统总线转换模块，包括:内部缓存子模块，用于数据和控制信号的缓存；内存控制子模块，用于控制内部缓存模块的读写；地址映射子模块，用于预存地址映射表，用于将从芯片的地址空间按照空间单元划分了可配置的固定通道；级联系统总线转换子模块，用于接收主芯片发来的地址信号判断自身是否为主芯片所要访问的芯片，若是，则与主芯片建立联系；通过接收主芯片发来的有效使能信号确定自身的读写模式；通过接收主芯片发来的写使能信号确定自身是否处于写有效模式；通过接收主芯片发来的读使能信号确定自身是否处于读使能模式；向主芯片发送读有效信号，用以通知所述主芯片读取自身数据；系统控制寄存器子模块，用于当接收到主芯片发来的复位信号时，进行复位。上述方案中，所述级联系统总线转换模块，具体用于接收主芯片配置的地址通道，并通过所述地址通道接收主芯片的访问。本专利技术还提供了一种芯片互连的装置，所述装置包括:主芯片及N个从芯片，N为大于等于I的正整数；其中，主芯片，用于接收主从模式选择信号；其中，所述主从模式选择信号用于指示芯片为主芯片或从芯片；当根据所述主从模式选择信号确定自身为主芯片时，访问N个从芯片，对所述N个从芯片进行控制、并且与所述N个从芯片配合进行内存数据处理；从芯片，用于接收主从模式选择信号；当所述第二芯片根据所述主从模式选择信号确定自身为从芯片时，接收主芯片的访问及控制，并且与主芯片配合进行数据处理。上述方案中，所述主芯片包括:接口信号控制模块，用于接收主从模式选择信号，当根据所述主从模式选择信号确定自身为主芯片时，开启系统级联总线转换模块；系统级联总线转换模块，用本文档来自技高网...

【技术保护点】
一种芯片互连的方法，其特征在于，所述方法包括：接收主从模式选择信号；其中，所述主从模式选择信号用于指示芯片为主芯片或从芯片；当根据所述主从模式选择信号确定自身为主芯片时，访问N个从芯片，对所述N个从芯片进行控制、并且与所述N个从芯片配合进行内存数据处理；N为大于等于1的正整数。

【技术特征摘要】

【专利技术属性】
技术研发人员：蒋建平，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：发明
国别省市：广东;44