一种无数据引脚系统技术方案

本发明专利技术公开一种无数据引脚系统，包括通过电源线依次电连接的干扰端、数据接收端和数据发送端，所述干扰端包括相互电连接数据源和射频信号源，所述数据源向射频信号源发送串行数据，所述射频信号源通过电源线向接收端发送射频信号；所述数据接收端包括三极管BJT1，所述三极管BJT1的发射极通过电源线与射频信号源电连接，所述三极管BJT1的集电极电连接了接收环形振荡器，所述三极管BJT1的基极和接收环形振荡器分别电连接了解调器，所述数据发送端包括三极管BJT2和发送环形振荡器，所述三极管BJT2的基极与解调器电连接，所述三极管BJT2的发射极与电源线电连接，所述三极管BJT2的集电极与发送环形振荡器电连接。

【技术实现步骤摘要】

本专利技术设及电子信息传输领域，具体设及一种无数据引脚系统。
技术介绍
为了降低连接线路的数量，目前在电力传输领域出现了一种通过电源线传输数字 信号的技术，但是由于电力传输场景中电源线的电压强度较高，一般有几百伏特甚至上千 伏特，而数字信号的强度都很低，所W数字信号通过电源线传输时只需要通过简单的处理 即可，并不会对电源造成影响。但是在数字电子系统中，电源信号的强度非常小，一般只有 几个伏特，例如手机供电最高为4. 2伏，如果利用现有的技术将数字信号与电源信号在电 源线上共同传输，则会对电源电压的稳定性造成很大影响。因此大部分的电源线传输系统 都无法在低压直流电压上使用，而小部分可W用于低压直流电压的设计需要使用线圈来获 取电源线上的信号或者加载信号到电源线上，所占空间较多，无法集成到忍片上。
技术实现思路
本专利技术的目的是解决现有技术的缺陷，提供一种适用于低压直流电压，所需空间 较小，便于集成到忍片上的通过电源线接收和发送数据的系统，采用的技术方案如下： 一种无数据引脚系统，包括通过电源线依次电连接的干扰端、数据接收端和数据 发送端，所述干扰端包括相互电连接数据源和射频信号源，所述数据源向射频信号源发送 串行数据，控制射频信号源根据串行数据类型决定是否产生射频信号，所述射频信号源通 过电源线向接收端发送射频信号；所述数据接收端包括S极管BJTi，所述S极管BJTi的发 射极通过电源线与射频信号源电连接，所述S极管BJTi的集电极电连接了接收环形振荡 器，所述S极管BJTi的基极和接收环形振荡器分别电连接了解调器，所述数据发送端包括 S极管BJT2和发送环形振荡器，所述S极管BJT2的基极与解调器电连接，所述S极管BJT2 的发射极与电源线电连接，所述S极管BJT2的集电极与发送环形振荡器电连接。 本专利技术中，数据的接收和发送通过电源线进行，信号加载到电源线上，接收端通过 一个接收环形振荡器，获得调频信号，解调器将调频信号解调为串行数据；发送端通过一个 发送环形振荡器，将串行数据转换为调频信号加载到电源线上。 作为优选，所述串行数据为低电平时，射频信号源不产生射频信号；所述串行数据 为高电平时，射频信号源产生射频信号。 作为优选，所述解调器包括依次电连接的计数器、缓存器和比较器，所述计数器的 输入端接接收环形振荡器的输出端，用于对接收环形振荡器的调频信号进行计数，所述计 数器还与比较器电连接，所述比较器用于对计数器各个时钟周期内的数值进行比较，并根 据比较结果控制输出的串行数据为低电平还是高电平，所述计数器、缓存器和比较器分别 与分频器电连接，所述分频器接系统时钟作为其输入信号。 使用一个计数器对接收环形振荡器的接收到的调频信号进行计数，每个时钟周期 将计数器的数值清零并保存到缓存器中，系统时钟经过所述分频器，产生一个一定频率的 时钟信号，来控制计数器的清零和数据保存、缓存器的数据传递和比较器输出串行数据。 作为优选，所述比较器用于对各个时钟周期内计数器的数值进行比较，当最近两 个时钟周期计数器数值均与再前一个时钟周期的计数器数值差距较大，则根据当前时钟周 期计数器的数值得到串行数据，具体为：当ICz-Cil< |C2-C|，则串行数据为高电平，否 则为低电平，其中C2为当前时钟周期计数器的数值，C1为射频信号源产生射频信号时，每个 时钟周期内计数器的数值，C为射频信号源不产生射频信号时，每个时钟周期内计数器的数 值。 当接收环形振荡器正常工作时，频率不变，此时每个时钟周期内计数器的数值是 C;当射频信号加载到电源线上时，接收环形振荡器的频率变成与射频信号的频率一致，此 时每个时钟周期内计数器的数值为。。射频信号的频率略小于接收环形振荡器的频率，因 此。略小于C。比较各个时钟周期计数器的数值，当最近两个时钟周期即时钟周期T+1与 T+2内计数器数值均与再前一个时钟周期即时钟周期T内的计数器的数值差距较大，根据 当前时钟周期即时钟周期T+2的计数器的数值得到串行数据，若当前时钟周期计数器的数 值C2接近C，则串行数据为低电平，若当前时钟周期计数器的数值接近C1，则串行数据为高 电平。当输出的串行数据为高电平时，射频信号源产生射频信号，通过电源线干扰接收环形 振荡器，使得接收环形振荡器的频率发生改变。 作为优选，所述射频信号的频率小于接收环形振荡器的工作频率。 当射频信号的频率略小于接收环形振荡器的频率时，接收环形振荡器的频率会较 为稳定，且与射频信号的频率一致。 作为优选，所述接收环形振荡器和发送环形振荡器由奇数个反相器级联而成。 所述接收环形振荡器由Niw个（N胃为奇数）反相器级联而成，单个反相器的输入 输出延时为T，因此接收环形振荡器的频率为 作为优选，所述计数器的时钟周期的整数倍等于一位所述串行数据的时间长度， 所述整数倍是指大于1的整数倍。 与现有技术相比，本专利技术的有益效果：本专利技术仅使用反相器、计数器、比较器和= 极管，即可在低压直流电压的场景下实现在电源线上接收和发送数据，所需空间较小，便于 集成到忍片上。【附图说明】 图1是本专利技术的系统架构框图； 图2是本专利技术实施例中FPGA实现的解调器的结构框图； 图3是本专利技术中解调部分的波形示意图。【具体实施方式】 下面结合附图和实施例对本专利技术作进一步详细阐述。 实施例：如图1所示，一种无数据引脚系统，包括通过电源线依次电连接的干扰 端、数据接收端和数据发送端，所述干扰端包括相互电连接数据源2和射频信号源1，所述 数据源2向射频信号源1发送串行数据，控制射频信号源1根据串行数据类型决定是否产 生射频信号，所述射频信号源1通过电源线向接收端发送射频信号；所述数据接收端包括S极管BJTi6,所述S极管BJTi6的发射极通过电源线与射频信号源1电连接，所述S极管 BJTi6的集电极电连接了接收环形振荡器3,所述S极管BJTi6的基极和接收环形振荡器3 分别电连接了解调器4,所述数据发送端包括S极管BJT27和发送环形振荡器5,所述S极 管8化7的基极与解调器4电连接，所述立极管8化7的发射极与电源线电连接，所述立极 管BJT27的集电极与发送环形振荡器5电连接。 数据源2产生串行数据控制射频信号源1是否产生45MHz的信号，当串行数据为 低电平时，射频信号源1不产生信号，接收环形振荡器3的工作频率为50MHz，当串行数据 为高电平时，射频信号源1产生45歷Z的信号，加载到电源线上，接收环形振荡器3受到干 扰，其工作频率变为45MHz。解调器4用FPGA实现，FPGA还产生串行输出信号控制发送端 的=极管7的导通或断开来控制发送环形振荡器5是否通电，从而在电源线上产生纹波输 出数据，当串行输出信号为低电平时，发送端的=极管7导通，发送环形振荡器5正常工作， 工作频率为33MHz，电源线上产生33MHz的纹波；当串行输出信号为高电平时，发送端的= 极管7断开，发送环形振荡器5不工作，电源线上没有33MHz的纹波。同时当前第1页1 2 本文档来自技高网...

【技术保护点】
一种无数据引脚系统，其特征在于，包括通过电源线依次电连接的干扰端、数据接收端和数据发送端，所述干扰端包括相互电连接数据源和射频信号源，所述数据源向射频信号源发送串行数据，控制射频信号源根据串行数据类型决定是否产生射频信号，所述射频信号源通过电源线向接收端发送射频信号；所述数据接收端包括三极管BJT1，所述三极管BJT1的发射极通过电源线与射频信号源电连接，所述三极管BJT1的集电极电连接了接收环形振荡器，所述三极管BJT1的基极和接收环形振荡器分别电连接了解调器，所述数据发送端包括三极管BJT2和发送环形振荡器，所述三极管BJT2的基极与解调器电连接，所述三极管BJT2的发射极与电源线电连接，所述三极管BJT2的集电极与发送环形振荡器电连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：粟涛，陈弟虎，曹扬宇，
申请(专利权)人：广东顺德中山大学卡内基梅隆大学国际联合研究院，中山大学，
类型：发明
国别省市：广东;44