本发明专利技术提供一种在沟槽型VDMOS中制作防静电结构的方法。本发明专利技术在沟槽型VDMOS中制作防静电结构的方法，包括：在沟槽刻蚀后进行栅氧氧化生长和多晶硅沉积；在多晶硅表面涂覆第一掩膜材料，刻蚀多晶硅后去除第一掩膜材料，以在栅氧表面形成ESD二极管的多晶硅基底；在ESD二极管的多晶硅基底上，涂覆第二掩膜材料，注入N型离子，以形成ESD二极管的N型区，去除第二掩膜材料；在ESD二极管的多晶硅基底上，涂覆第三掩膜材料，注入P型离子，以形成ESD二极管的P型区，去除第三掩膜材料。本发明专利技术，通过利用制作沟槽型VDMOS栅极所沉积的多晶硅制作ESD二极管的基底，解决了现有技术中，在沟槽型VDMOS栅极上制作ESD二极管生产周期长，工艺成本高的技术问题。
【技术实现步骤摘要】
本专利技术涉及半导体制造技术，尤其涉及一种在沟槽型VDMOS中制作防静电结构的方法。
技术介绍
沟槽型垂直双扩散金属氧化物半导体(Vertical Double-diffus1n Metal OxideSemiconductor,简称VDM0S),被广泛应用于消费类电子产品、电话、个人电脑、家庭办公设备、家用电子保健设备、汽车电子产品中。为了防止沟槽型VDMOS被静电击穿，通常会在沟槽型VDMOS中集成静电阻抗器(Electro-Static Discharge,简称ESD) 二极管。具体地,在多晶娃沟槽回刻、去除外延上表面的多晶硅后形成的图案上，依次沉积氧化层、多晶硅层，在多晶硅上制作ESD 二极管。由于需要在多晶硅沟槽回刻、去除外延上表面的多晶硅后形成的图案上，再依次沉积氧化层、多晶硅层，在多晶硅上制作ESD 二极管。采用现有技术制作ESD 二极管，生产周期长，工艺成本高。
技术实现思路
本专利技术提供一种在沟槽型VDMOS中制作防静电结构的方法，以克服现有技术中生产周期长、工艺成本高的技术问题。本专利技术提供一种在沟槽型VDMOS中制作防静电结构的方法，包括:在沟槽刻蚀后进行栅氧氧化生长和多晶硅沉积；在多晶硅表面涂覆第一掩膜材料；采用刻蚀法刻蚀多晶硅，去除所述第一掩膜材料，以在栅氧表面形成ESD 二极管的多晶5圭基底；在ESD 二极管的多晶硅基底上，涂覆第二掩膜材料，注入N型离子，以形成ESD 二极管的N型区，去除所述第二掩膜材料；在ESD 二极管的多晶硅基底上，涂覆第三掩膜材料，注入P型离子，以形成ESD 二极管的P型区，去除所述第三掩膜材料。进一步地，采用干法刻蚀法或者湿法刻蚀法刻蚀所述第一掩膜材料。进一步地，采用干法刻蚀法或者湿法刻蚀法刻蚀所述第二掩膜材料。进一步地，采用干法刻蚀法或者湿法刻蚀法刻蚀所述第三掩膜材料。进一步地，所述第一掩膜材料为光刻胶，采用光刻法刻蚀多晶硅。进一步地，所述第二掩膜材料为光刻胶。进一步地，所述第三掩膜材料为光刻胶。进一步地，所述N型离子为砷离子或者磷离子。进一步地，所述P型离子为硼离子。本专利技术的技术效果是:通过利用制作沟槽型VDMOS栅极所沉积的多晶硅同时制作ESD 二极管的基底，缩短了生产周期、降低了工艺成本，解决了现有技术中，在沟槽型VDMOS栅极上制作ESD 二极管生产周期长，工艺成本高的技术问题。【附图说明】图1为本专利技术在沟槽型VDMOS中制作防静电结构的方法实施例一的流程图；图2为执行步骤a后形成的图案的侧视图；图3为执行步骤b后形成的图案的侧视图；图4为执行步骤c后形成的图案的侧视图；图5为执行步骤101后形成的图案的侧视图；图6为执行步骤102后形成的图案的侧视图；图7为执行步骤103后形成的图案的侧视图；图8为执行步骤104后形成的图案的侧视图；图9为执行步骤105后形成的图案的侧视图；图10为本专利技术在沟槽型VDMOS中制作防静电结构的方法实施例二的流程图；图11为执行步骤204后形成的图案的侧视图；图12为执行步骤205后形成的图案的侧视图；图13为执行步骤206后形成的图案的侧视图。【具体实施方式】图1为本专利技术在沟槽型VDMOS中制作防静电结构的方法实施例一的流程图。如图1所示，本实施例的方法可以包括:步骤101、在沟槽刻蚀后进行栅氧氧化生长和多晶硅沉积。具体地，现有技术通过如下步骤进行沟槽刻蚀。步骤a、在衬底I和外延2上，沉积一层厚度为5000A?15000A的氧化层3，形成如图2所示的图案。在本
中，通常将氧化层3称为硬掩模。步骤b、通过光刻工艺定义出沟槽型VDMOS的沟槽区域，并将沟槽区域的氧化层3刻蚀掉，然后去除光刻胶，形成如图3所示的图案。步骤C、刻蚀外延2，以形成沟槽型VDMOS的沟槽4。其中，具体可以采用例如反应离子刻蚀(Reactive 1n Etching,简称RIE)法、感应稱合等离子体(InductivelyCoupledPlasma,简称ICP)刻蚀法等刻蚀方法进行刻蚀，因为有氧化层3 (硬掩模)的保护，沟槽4以外区域的外延2不会被刻蚀掉,然后采用缓冲氧化蚀刻剂(Buffered Oxide Etchant,简称B0E)将氧化层3 (硬掩模)腐蚀掉，形成如图4所示的图案。上述步骤a至步骤c为现有技术形成沟槽结构的工艺过程。本领域技术人员也可以根据实际需要采用其它工艺形成沟槽型VDMOS的沟槽4。 在形成沟槽型VDMOS的沟槽4后，依次进行栅氧5氧化生长和多晶硅6沉积，形成如图5所示的图案。具体地，可以采用热氧化法生长栅氧5，采用低压化学气相沉积法进行多晶硅6沉积。需要说明是，应当首先在具有沟槽4的外延2表面生长栅氧5，然后在形成有極氧5的表面沉积多晶娃6。还需要说明的是，在本步骤中沉积的多晶娃6,将同时被用作制作沟槽型VDMOS的栅极的材料，又被用作制作ESD 二极管的基底的材料。步骤102、在多晶硅6的表面涂覆第一掩膜材料7，形成如图6所示的图案。步骤103、采用刻蚀法刻蚀多晶硅6，去除第一掩膜材料7，以在沟槽型VDMOS的栅氧5表面形成ESD 二极管的多晶硅基底8。优选地，在形成ESD 二极管的多晶硅基底8的同时，形成沟槽型VDMOS的栅极9，形成如图7所示的图案。具体地，第一掩膜材料7可以是光刻胶，采用光刻工艺对多晶硅6进行图形定义，采用干法刻蚀工艺对多晶硅6进行刻蚀。采用干法刻蚀法去除第一掩膜材料7，例如反应离子刻蚀(Reactive 1n Etching,简称 RIE)、感应稱合等离子体(Inductively CoupledPlasma,简称ICP)，去除第一掩膜材料7。或者采用湿法刻蚀法去除第一掩膜材料7，例如采用硫酸和双氧水的混合溶液，本实施例对此不作限定。步骤104、在ESD 二极管的多晶硅基底8上，涂覆第二掩膜材料，注入N型离子，以形成ESD 二极管的N型区10，去除第二掩膜材料，形成如图8所示的图案。具体地，第二掩膜材料可以是光当前第1页1 2 本文档来自技高网...
【技术保护点】
一种在沟槽VDMOS中制作防静电结构的方法，其特征在于，包括：在沟槽刻蚀后进行栅氧氧化生长和多晶硅沉积；在多晶硅表面涂覆第一掩膜材料；采用刻蚀法刻蚀多晶硅，去除所述第一掩膜材料，以在栅氧表面形成ESD二极管的多晶硅基底；在ESD二极管的多晶硅基底上，涂覆第二掩膜材料，注入N型离子，以形成ESD二极管的N型区，去除所述第二掩膜材料；在ESD二极管的多晶硅基底上，涂覆第三掩膜材料，注入P型离子，以形成ESD二极管的P型区，去除所述第三掩膜材料。
【技术特征摘要】
【专利技术属性】
技术研发人员：闻正锋，马万里，赵文魁，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。