用于检测和补偿晶体管失配的电路和方法技术

本公开涉及一种用于检测晶体管失配的电路(1)，包括：用于生成基准信号(Vin)的信号发生器(4)，以及包括至少一对p沟道和n沟道晶体管的放大电路(5)，所述放大电路受到变化因素的影响，所述变化因素还影响位于同一集成电路(10)上的功能电路(3)，所述变化因素致使所述晶体管具有不同的驱动强度，所述放大电路(5)被配置用于接收所述基准信号(Vin)以及用于提供代表所述晶体管的驱动强度中的所述差异的放大信号(Vout)，以及其中，所述信号发生器(4)被设计成比所述放大电路(5)对所述变化因素更不敏感。它还涉及用于检测和补偿晶体管失配的集成电路(10)和方法。

【技术实现步骤摘要】
【国外来华专利技术】
本公开一般设及用于检测和补偿受诸如工艺、电压和溫度变化之类的变化因素影 响的集成电路中的晶体管失配的电路和方法。 柳〇引背景 存在影响集成电路的多种变化来源，即工艺（巧变化、电源电压（V)变化、W及工 作溫度灯）变化，通常称为PVT角（PVTcorner)。每个变化来源都影响整个集成电路或其 部分。例如，由环境溫度的改变造成的溫度变化W同样的方式影响集成电路上的所有晶体 管和互连线，而由于忍片上溫度梯度的存在（如热点的存在）造成的溫度差将引起集成电 路的不同部分W不同的溫度工作。 由管忍与管忍之间的变化W及管忍内的变化造成的工艺变化引起了采用纳米技 术设计与制造的功能电路之间的显著差异，因为工艺容差不随着设计尺寸而成比例地缩 放，造成了变化的相对影响随着每一代新技术而增加。减轻变化W及优化功能电路的制造 后的工作特性来满足其目标频率和功耗的精确检测和补偿方案对于良品率提高与改善来 说已变得必不可少。 某些常规的解决方案建议W过度设计余量来设计功能电路，W应对工艺变化W及 保证电路满足其所要求的时序。其他已知解决方案包括确定工艺变化程度的传感器电路， 接着是适当地改变功能电路的工作特性的补偿电路。如此，补偿方案的效率取决于检测 (传感器）电路的精确度。运些方案中的一些方案基于监视功能电路的关键路径（诸如反 相器链或复制电路）的延迟。因此，通过改变施加于电路晶体管的偏置电压，要么电源电压 被调整，要么阔值电压被调制。 在设计集成电路（即功能电路）时制造参数的变化被定义为工艺变化。工艺角表 示运些参数变化的极值，在极值范围内电路应当正确运行。W运些工艺角制造的P沟道和 n沟道晶体管可能比规定的运行得更慢或更快，且处于更低或更高的溫度和电压。PMOS和 NMOS晶体管之间的运样的失配影响了电路特性。例如，在偏斜角中，一个晶体管（如P沟 道）比另一晶体管（如n沟道）开关得快得多，运造成不平衡开关，运继而可能导致单元失 效。在近阔值操作中，当功能电路W接近晶体管的阔值电压的电压工作时，偏斜角的效应变 得更加突显。结果，针对偏斜角的最小工作电源电压比针对平坦角的更高（例如在NMOS和 PMOS晶体管都更快地开关时）。平衡的N和P晶体管允许较低的电路工作电压和功率，同 时提供了较高的静态噪声容限。运两种类型的晶体管之间的任何失配造成噪声容限、最小 工作电压的劣化，并且还造成电路的性能和功率方面的劣化。 在题为"VtBalancingandDeviceSizingTowardsHighYieldof Sub-t虹esholdStaticLogicGates"(针对亚阔值静态逻辑口的高良品率的Vt平衡和器 件大小设置）的论文化化等人，Proc.ISPLED，355-358页，2007年8月）中已经提出了一 种用于检测PMOS和NMOS晶体管失配之间的差异的数字解决方案。由于降低的设计复杂性 W及跨技术的移植性，该解决方案是有吸引力的。 概述 根据一个示例性实施例，本公开设及一种用于检测晶体管失配的电路，包括：用于 生成基准信号的信号发生器，W及包括至少一对P沟道和n沟道晶体管的放大电路，所述放 大电路受到变化因素的影响，所述变化因素还影响位于同一集成电路上的功能电路，所述 变化因素致使所述晶体管具有不同的驱动强度，所述放大电路被配置用于接收所述基准信 号W及用于提供代表所述晶体管的驱动强度中的所述差异的放大信号，W及其中，所述信 号发生器被设计成比所述放大电路对所述变化因素更不敏感。 根据本公开的一实施例，所述信号发生器生成一基准电压，所述基准电压具有受 所述变化因素极小影响的值，所述变化因素诸如工艺变化、溫度和/或电压变化。从而，所 述放大电路（被设计成对运些变化因素敏感）放大并偏斜该基准电压。根据一实施例，所述 电路可检测制造工艺变化W及由老化和环境溫度中的改变造成的变化。有利的是，所述电 路不要求外部电压发生器，且能够在宽范围的电源电压下工作。此外，它具有较少的组件， 它较不易受到局部变化的影响，且因此它具有较低的设计复杂性。所述电路可完全W数字 CMOS来实现，运使得它可容易地跨不同技术被移植。 根据一个示例性实施例，所述信号发生器包括配置成按照导通且串联连接的两个 二极管工作的组件。有利的是，所述信号发生器能够生成在宽范围的电源电压（例如在 40nm技术中0. 3-1.IV)内对变化因素不敏感的基准信号。 根据另一示例性实施例，所述信号发生器被设计用于在存在变化因素的情况下减 少所生成的基准信号的电压波动。 在另一示例性实施例中，所述信号发生器的组件大小被设置成使得所述电压波动 被减少到大约1%。 根据另一示例性实施例，本公开设及一种包括用于检测晶体管失配的至少一个电 路的集成电路。 在另一示例性实施例中，所述集成电路包括被配置用于接收用于检测晶体管失配 的所述电路的放大信号W及用于生成至少一个偏置电压的控制电路，所述至少一个偏置电 压要被施加于所述功能电路中的至少一对P沟道和n沟道晶体管，用于补偿所述晶体管的 驱动强度中的差异。用于检测晶体管失配的所述电路的放大电路需要提供足够的放大， 使得其输出信号中的偏斜被观察到，所述偏斜继而能被简单的控制电路处理W及然后被补 偿。如此，所述放大定义了所述检测电路的分辨率（即可检测性精度）。 根据另一示例性实施例，所述至少一个偏置电压被进一步施加于所述放大电路中 的至少一对P沟道和n沟道晶体管用于补偿所述晶体管的驱动强度中的所述差异，其中所 述控制电路被进一步配置用于基于所述放大信号中的电压改变检测驱动强度中的所述差 异何时被补偿。 有利的是，所述检测电路检测代表所述晶体管的失配的驱动强度差异，该驱动强 度差异然后被控制逻辑电路处理。接着，所述控制电路生成（一个或多个）偏置电压，所述 偏置电压被施加给相应的（一个或多个）晶体管来补偿检测出的驱动强度差异。为了在 存在更随机的管忍内变化的情况下实现更好的精确度，可跨所述集成电路使用多个检测电 路。此外，可生成用于NMOS和PMOS晶体管两者的不同偏置电压，运允许W宽范围的电源电 压工作。 根据一个示例性实施例，所述控制电路包括用于存储所述至少一个偏置电压的存 储器，所述控制电路被进一步配置用于选择将所述功能电路的泄漏功耗最小化的至少一个 偏置电压。 在另一示例性实施例中，所述控制电路被配置用于生成用于所述P沟道晶体管的 第一偏置电压和用于所述n沟道晶体管的第二偏置电压。 根据一示例性实施例，本公开设及一种包括根据先前的实施例的集成电路的设 备。 根据另一示例性实施例，本公开设及一种用于检测晶体管失配的方法，所述方法 包括：生成基准信号，W及用放大电路放大所述基准信号W便提供代表功能电路的驱动强 度中的差异的放大信号，所述功能电路包括位于集成电路中的至少一对P沟道和n沟道晶 体管，所述集成电路受到致使所述晶体管具有不同驱动强度的变化因素的影响，W及其中， 所述生成基准信号的步骤包括生成比所述放大步骤中所生成的所述放大信号对所述变化 因素更敏感的基准信号。 在一个示例性实施例中，本公开设及一种用于补偿受变化因素影响的集成电路中 的晶体管失配的方法，所述集成电路包括功能电路、用于检测晶体管失配的电路、本文档来自技高网...

【技术保护点】
一种用于检测晶体管失配的电路(1)，包括：‑用于生成基准信号(Vin)的信号发生器(4)，以及‑包括至少一对p沟道和n沟道晶体管的放大电路(5)，所述放大电路(5)受到变化因素的影响，所述变化因素还影响位于同一集成电路(10)上的功能电路(3)，所述变化因素致使所述晶体管具有不同的驱动强度，并且所述放大电路(5)被配置用于接收所述基准信号(Vin)以及用于提供代表所述晶体管的驱动强度中的所述差异的放大信号(Vout)，以及其中，所述信号发生器(4)被设计成比所述放大电路对所述变化因素更不敏感。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：M·阿舒埃，T·格梅克，
申请(专利权)人：非盈利IMEC荷兰，
类型：发明
国别省市：荷兰;NL