本发明专利技术涉及一种TCAM单元，一种低匹配线电容的TCAM单元，包括MOS管MN1、MN2、MN3、MN4、MN5及反相器T1、T2、T3、T4，所述T1输出端与T2输入端相连作为存储数据D端，T1输入端与T2输出端相连作为D#端，MN1栅极与D#端相连，MN2栅极与D端相连；T3输出端与T4输入端相连作为屏蔽位M端，T3输入端与T4输出端相连作为M#端；MN3栅极与M#端相连，源极分别与MN1、MN2漏极相连，MN4栅极与M端相连，源极接地，MN3、MN4漏极相连并与MN5栅极相连，源极接地，漏极与匹配线ML相连。本发明专利技术TCAM单元的匹配线等效电容仅为传统NOR型TCAM单元匹配线等效电容的1/4，大大降低了匹配线功耗。另外，由于D和D#互补，避免了两个MOS管之间短路问题的发生。
【技术实现步骤摘要】
本专利技术涉及一种TCAM单元，更具体地说，涉及一种低匹配线电容的TCAM单元。
技术介绍
根据工作原理不同，TCAM单元分为NAND型单元和NOR型单元。传统NOR型TCAM单 元如图2所示，其匹配线的等效电容为4倍漏区电容，而匹配线功耗与匹配线等效电容成正 比，造成传统NOR型TCAM单元的匹配线功耗较大；根据参考文献 Mohan, N.，&Sachdev，M. (2007). Low-capacitance and charge-shared match lines for low-energy high-performance TCAMs. Solid-State Circuits, IEEE Journal of, 42(9) ,2054-2060.中 所提出的一种低匹配线电容TCAM单元，如图3所示。在运用参考文献B.-D. Yang，L.-S. Kim. A Low-Power CAM Using Pulsed NAND-NOR MatchLine and Charge-Recycling Search-Line Driver. IEEE J. Solid-State Circuits. Aug. 2005,40 (8):1736-1744 及参 考文献 Zhang, J. W.，Ye, Υ· Z.，Liu, B. D.，&Guan，F. (2009, May) · Self-timed charge recycling search-line drivers in content-addressable memories. In Circuits and Systems, 2009. ISCAS 2009.IEEE International Symposium on (pp. 3070-3073) .IEEE.中 所提出的电荷重利用搜索线方案时，由于SL和SL#分别与MOS管MNl、MN2栅极相连，在电 荷共享阶段，SL和SL#都变为Vdd/2,与D和D#相连的MOS管MNl、MN2同时开启，D与D# 存在一个直流通路，这不仅增加了大量功耗，同时还可能改变D或者D#的状态。
技术实现思路
为了克服现有技术中存在的不足，本专利技术目的是提供一种低匹配线电容的TCAM 单元。该TCAM单元，其匹配线等效电容仅为传统NOR型TCAM单元的匹配线等效电容的1/4， 大大降低了匹配线功耗。另外，采用本专利技术的TCAM单元，由于D和D#是互补的，D#和D分 别与丽1和丽2的栅极相连，在运用电荷重利用搜索线方案时，MOS管丽1、丽2在同一时刻， 只有一个是处于开启状态，因此避免了两个MOS管之间短路问题的发生。 为了实现上述专利技术目的，解决现有技术中所存在的问题，本专利技术采取的技术方案 是：一种低匹配线电容的TCAM单元，包括第1、2、3、4、5M0S管丽1、丽2、丽3、MN4、丽5及第 1、2、3、4反相器T1、T2、T3、T4,所述第1反相器Tl输出端与第2反相器T2输入端相连作为 存储数据D端，所述第1反相器Tl输入端与第2反相器T2输出端相连作为D#端，所述D# 端是D端的逻辑非，所述第1M0S管MNl栅极与D#端相连、源极与搜索数据SL端相连，所述 第2M0S管丽2栅极与D端相连、源极与SL#端相连，所述SL#端是SL端的逻辑非；所述第 3反相器T3输出端与第4反相器T4输入端相连作为屏蔽位M端，所述第3反相器T3输入 端与第4反相器T4输出端相连作为M#端，所述M#端是M端的逻辑非；所述第3M0S管丽3 栅极与M#端相连，源极分别与第I、2M0S管丽1、丽2漏极相连，所述第4M0S管MM栅极与M 端相连，源极直接接地，所述第3、4M0S管MN3、MM漏极相连并与第5M0S管MN5栅极相连， 用于控制下拉逻辑，所述第5M0S管MN5源极直接接地，漏极与匹配线ML相连。 本专利技术有益效果是：一种低匹配线电容的TCAM单元，包括第1、2、3、4、5M0S管 丽1、丽2、丽3、MN4、丽5及第1、2、3、4反相器Tl、T2、T3、T4,所述第1反相器Tl输出端与 第2反相器T2输入端相连作为存储数据D端，所述第1反相器Tl输入端与第2反相器T2 输出端相连作为D#端，所述D#端是D端的逻辑非，所述第IMOS管丽1栅极与D#端相连、 源极与搜索数据SL端相连，所述第2M0S管MN2栅极与D端相连、源极与SL#端相连，所述 SL#端是SL端的逻辑非；所述第3反相器T3输出端与第4反相器T4输入端相连作为屏蔽 位M端，所述第3反相器T3输入端与第4反相器T4输出端相连作为M#端，所述M#端是M 端的逻辑非；所述第3M0S管丽3栅极与M#端相连，源极分别与第1、2M0S管丽1、丽2漏极 相连，所述第4M0S管MM栅极与M端相连，源极直接接地，所述第3、4M0S管MN3、MM漏极 相连并与第5M0S管丽5栅极相连，用于控制下拉逻辑，所述第5M0S管丽5源极直接接地， 漏极与匹配线ML相连。与已有技术相比，本专利技术的TCAM单元，其匹配线等效电容仅为传统 NOR型TCAM单元的匹配线等效电容的1/4,大大降低了匹配线功耗。另外，采用本专利技术的 TCAM单元，由于D和D#是互补的，D#和D分别与丽1和丽2的栅极相连，在运用电荷重利 用搜索线方案时，MOS管MN1、MN2在同一时刻，只有一个是处于开启状态，因此避免了两个 MOS管之间短路问题的发生。【附图说明】 图1是本专利技术TCAM单元电路原理图。 图2是传统NOR型TCAM单元电路原理图。 图3是低功耗匹配线TCAM单元电路原理图。【具体实施方式】 下面结合附图对本专利技术作进一步说明。 如图1所示，一种低匹配线电容的TCAM单元，包括第1、2、3、4、5103管丽1、丽2、 MN3、MN4、MN5及第1、2、3、4反相器1'1、了2、了3、了4，所述第1反相器11输出端与第2反相器 T2输入端相连作为存储数据D端，所述第1反相器Tl输入端与第2反相器T2输出端相连 作为D#端，所述D#端是D端的逻辑非，所述第IMOS管丽1栅极与D#端相连、源极与搜索 数据SL端相连，所述第2M0S管丽2栅极与D端相连、源极与SL#端相连，所述SL#端是SL 端的逻辑非；所述第3反相器T3输出端与第4反相器T4输入端相连作为屏蔽位M端，所 述第3反相器T3输入端与第4反相器T4输出端相连作为M#端，所述M#端是M端的逻辑 非；所述第3M0S管丽3栅极与M#端相连，源极分别与第1、2M0S管丽1、丽2漏极相连，所 述第4M0S管MM栅极与M端相连，源极直接接地，所述第3、4M0S管丽3、MN4漏极相连并与 第5M0S管丽5栅极相连，用于控制下拉逻辑，所述第5M0S管丽5源极直接接地，漏极与匹 配线ML相连。本专利技术TCAM单元匹配线的等效电容为一个漏区电容Cd，而传统NOR型TCAM 单元如图2所示，其匹配线的等效电容为4倍漏区电容4Cd。功耗通过公式（1)表示： P=CifCloadVddVswing (1) 式中：α表示开关活动因子，f表示工作频率，(：1￡^表示负载电容，V dd表示电源电 压，Vswing表示信号电压摆幅。由此可见，在相同匹配线结本文档来自技高网...
【技术保护点】
一种低匹配线电容的TCAM单元，包括第1、2、3、4、5MOS管MN1、MN2、MN3、MN4、MN5及第1、2、3、4反相器T1、T2、T3、T4，其特征在于：所述第1反相器T1输出端与第2反相器T2输入端相连作为存储数据D端，所述第1反相器T1输入端与第2反相器T2输出端相连作为D#端，所述D#端是D端的逻辑非，所述第1MOS管MN1栅极与D#端相连、源极与搜索数据SL端相连，所述第2MOS管MN2栅极与D端相连、源极与SL#端相连，所述SL#端是SL端的逻辑非；所述第3反相器T3输出端与第4反相器T4输入端相连作为屏蔽位M端，所述第3反相器T3输入端与第4反相器T4输出端相连作为M#端，所述M#端是M端的逻辑非；所述第3MOS管MN3栅极与M#端相连，源极分别与第1、2MOS管MN1、MN2漏极相连，所述第4MOS管MN4栅极与M端相连，源极直接接地，所述第3、4MOS管MN3、MN4漏极相连并与第5MOS管MN5栅极相连，用于控制下拉逻辑，所述第5MOS管MN5源极直接接地，漏极与匹配线ML相连。
【技术特征摘要】
【专利技术属性】
技术研发人员：张建伟，郑善兴，吴国强，陈晓明，丁秋红，滕飞，马万里，李佳琪，王政操，郝文凯，
申请(专利权)人：大连理工大学，
类型：发明
国别省市：辽宁;21
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。