本发明专利技术提供了一种阵列基板及其制作方法、显示装置，该阵列基板包括：基底，形成在基底上的薄膜晶体管和钝化层；其中，所述钝化层位于所述薄膜晶体管的上方，且在薄膜晶体管区域的厚度小于在非薄膜晶体管区域的厚度。本发明专利技术提供的阵列基板中，钝化层在薄膜晶体管区域的厚度小于在其他区域的厚度。这样就提高了阵列基板的上表面的平坦程度，有助于降低配向膜制作的工艺难度。
【技术实现步骤摘要】
本专利技术涉及显示
，尤其涉及一种阵列基板及其制作方法、显示装置。
技术介绍
随着显示器制造技术的发展，液晶显示器技术发展迅速，己经取代了传统的显像管显示器而成为未来平板显示器的主流。在液晶显示器
中，薄膜晶体管液晶显示装置 TFT-LCD (Thin Film Transistor Liquid Crystal Display)以其大尺寸、高度集成、功能强大、工艺灵活、低成本等优势而广泛应用于电视机、电脑等领域。薄膜晶体管液晶显示装置包括阵列基板、彩膜基板以及在阵列基板和彩膜基板之间灌注的液晶。为了保证液晶分子能够沿着正确的方向排列，并形成一定的预倾角，需要在阵列基板和彩膜基板表面形成一层均匀的配向膜，通过摩擦之类的配向处理，使配向膜对液晶分子具有配向控制力。由于薄膜晶体管仅对应设置在阵列基板的部分区域，这样形成的阵列基板表面不平整，角段差较大，这样会增大配向膜制作的工艺难度。
技术实现思路
本专利技术的一个目的在于解决上述技术问题。第一方面，本专利技术提供了一种阵列基板，包括:基底，形成在基底上的薄膜晶体管和钝化层；其中，所述钝化层位于所述薄膜晶体管的上方，且在薄膜晶体管区域的厚度小于在非薄膜晶体管区域的厚度。进一步的，还包括:形成在所述钝化层上方的公共电极。进一步的，在薄膜晶体管区域中的源漏极区域和沟道区域的交界处的钝化层的上表面为坡面。第二方面，本专利技术提供了一种制作阵列基板的方法，包括:在基底上形成薄膜晶体管和钝化层的步骤:其中，形成钝化层的步骤包括:在薄膜晶体管的上方形成钝化材料层；对薄膜晶体管区域的钝化材料层进行减薄刻蚀。进一步的，所述形成钝化层的步骤还包括:对在薄膜晶体管区域中的源漏极区域和沟道区域的交界处的钝化材料层进行处理，使在该处形成的钝化层的上表面为坡面。进一步的，所述对薄膜晶体管区域的钝化材料层进行减薄刻蚀以及对在薄膜晶体管区域中的源漏极区域和沟道区域的交界处的钝化材料层进行处理，包括:使用刻蚀气体对薄膜晶体管区域的钝化材料层进行减薄刻蚀，所述刻蚀气体适于使源漏极区域和沟道区域的交界处的钝化材料层的上表面被刻蚀为坡面。进一步的，所述对薄膜晶体管区域的钝化材料层进行减薄刻蚀，包括:在钝化材料层上形成光刻胶层，并对所形成的光刻胶层进行图案化得到光刻胶完全保留区域、光刻胶半保留区域和光刻胶去除区域；以图案化后的光刻胶层为掩膜，进行第一次刻蚀，在对应于光刻胶去除区域的钝化材料层中形成具有预设深度的盲孔；对图案化后的光刻胶层进行灰化，去除光刻胶半保留区域的光刻胶层；以剩余的光刻胶层为掩膜进行第二次刻蚀，将薄膜晶体管区域以及盲孔区域的钝化材料层刻蚀掉预设厚度，得到位于盲孔区域的钝化层过孔。进一步的，所述对所形成的光刻胶层进行图案化得到光刻胶完全保留区域，光刻胶半保留区域和光刻胶去除区域包括:采用半曝光工艺对所形成的光刻胶层进行图案化得到光刻胶完全保留区域，光刻胶半保留区域和光刻胶去除区域。进一步的，所述预设深度与所述预设厚度的和为所述钝化材料层的厚度。进一步的，还包括:在钝化层之上形成公共电极。第三方面，本专利技术还提供了一种显示装置，包括上述任一项所述的阵列基板。本专利技术提供的阵列基板中，钝化层在薄膜晶体管区域的厚度小于在其他区域的厚度。这样就提高了阵列基板的上表面的平坦程度，有助于降低配向膜制作的工艺难度。【附图说明】图1为本专利技术实施例一提供的一种阵列基板的侧视图；图2-图7为本专利技术实施例一提供的一种阵列基板的俯视图。【具体实施方式】下面结合附图和实施例，对本专利技术的【具体实施方式】作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。第一方面，本专利技术提供了一种阵列基板，该阵列基板包括:基底以及形成在基底上的薄膜晶体管；形成在薄膜晶体管上方的钝化层；其中，所述钝化层在薄膜晶体管区域的厚度小于在其他区域的厚度。第二方面，本专利技术提供了一种制作阵列基板的方法，可以用于制作上述的阵列基板，该方法包括:在基底上依次薄膜晶体管、在薄膜晶体管之上形成钝化层的步骤:所述形成钝化层的步骤包括:在薄膜晶体管上形成钝化材料层；对薄膜晶体管区域的钝化材料层进行减薄刻蚀。本专利技术提供的阵列基板以及制作阵列基板的方法所制作的阵列基板中，钝化层在薄膜晶体管区域的厚度小于在其他区域的厚度。这样就提高了阵列基板的上表面的平坦程度，有助于降低配向膜工艺难度。在具体实施时，上述的阵列基板的具体结构可能表现为不同的形式，相应的制作方法也可能不尽相同，下面结合附图对其中的一些结构以及相应的制作方法进行详细说明。参见图1，本专利技术一实施例提供的阵列基板包括:基底100、形成在基底100上的栅极210和公共电极走线220，形在栅极210和公共电极走线220上方的栅绝缘层300，形成在栅绝缘层300之上的有源层400和像素电极500，形成在栅绝缘层300、有源层400之上的源极610和漏极620，其中漏极620的一部分搭接在像素电极500上；还包括形成在像素电极500之上的钝化层700，以及形成在钝化层700之上的公共电极800。其中栅极210、源极610和漏极620、有源层400共同构成薄膜晶体管，钝化层700在薄膜晶体管所在的区域T的厚度Wl小于在薄膜晶体管之外的区域D的厚度W2 ;且在薄膜晶体管区域T内，在源极610所在区域与沟道区域(源极610和漏极620之间的区域)处以及漏极620所在区域与沟道区域的交界处Tl的钝化层700的表面为坡面，钝化层700和栅绝缘层300中均形成有过孔，公共电极800通过该过孔与公共电极走线200相连。本专利技术实施例提供的阵列基板中，钝化层700在薄膜晶体管所在的区域T的厚度Wl小于在非薄膜晶体管区域D的厚度W2，与现有技术中钝化层在各个区域的厚度相同的情况相比，能够减少阵列基板的在薄膜晶体管区域的厚度与在其他区域D的厚度的差值，从而提高阵列基板上表面的平坦度，降低配向膜制作的工艺难度。并且本专利技术实施例中，在源极610所在区域和漏极620所在区域的交界处Tl的钝化层700的表面为坡面，这样能够降低阵列基板该交界处Tl的段差，从而进一步提供阵列基板上表面的平坦度，进一步降低配向膜工艺难度。当然在实际应用中，不管该交界处Tl的钝化层700的上表面是不是坡面(比如该交界处Tl的钝化层700的上表面垂直于基底100)，只要钝化层700在薄膜晶体管所在的区域T的厚度Wl小于在其他区域D的厚度W2，相应的技术方案与现有技术相比，都能够提高阵列基板上表面的平坦度，从而降低配向膜制作的工艺难度，相应的技术方案均应落入本专利技术的保护范围。在具体实施时，上述的栅极200以及源极610、漏极620可以采用金属材料比如Cu,Al等制作。栅绝缘层300、钝化层700可以采用SiNx(x为大于O的整数)、Si02等绝缘材料制作，这里的像素电极500和公共电极800可以均采用ITO制作。在具体实施时，在D区域的钝化层700的厚度可以为6000埃，而在T区域的钝化层700的厚度可以为2500埃，这样相比于现有技术，阵列基板在D区域与在T区域的厚度差可以降低3500埃左右，能够大幅提高阵列基板上表面的平坦程度。不难理解的是，在实际应用中，本专利技术提供的阵列基板的结构并不限于图1中的本文档来自技高网...
【技术保护点】
一种阵列基板，其特征在于，包括：基底，形成在基底上的薄膜晶体管和钝化层；其中，所述钝化层位于所述薄膜晶体管的上方，且在薄膜晶体管区域的厚度小于在非薄膜晶体管区域的厚度。
【技术特征摘要】
【专利技术属性】
技术研发人员：钱海蛟，芮洲，操彬彬，黄寅虎，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。