一种可实现高效封装的GaN基LED芯片制备方法，包括以下步骤：（1）制备外延片，在外延片表面蒸镀一层ITO透明导电层；(2)制作P电极和N电极；保留P电极和N电极上的光刻胶掩膜，暂不去除；(3)对外延片进行切割，形成单颗芯片单元，切割至衬底处，使相邻芯片单元之间形成隔离槽；(4)在带有隔离槽的外延片表面沉积SiO2，利用湿法腐蚀去除芯片电极表面的光刻胶掩膜；(5)对芯片单元进行金属化连接；(6)根据封装要求切割出所需的LED芯片。本发明专利技术从LED芯片工艺制程上预先进行串并连接，然后再进行封装制程；可根据需求切割出相应的芯片，直接进行封装，具有封装过程操作方便、封装效率高、成本低、产品性能稳定、发光效率高、可靠性好等特点。
【技术实现步骤摘要】
本专利技术涉及一种GaN基LED芯片的制备方法，属于LED芯片制备
技术介绍
LED芯片作为半导体照明的核心元器件，面对日益严峻的市场形势，在如何提高芯片光功率、提升封装效率、降低封装成本等方面对LED芯片的制作方法提出了更高的要求。众所周知，在LED芯片的生产加工完成后，需要对芯片进行封装成LED灯珠。当前LED市场上呈现的芯片是将完整的外延片圆片进行管芯工艺制作完成后划裂成一个个独立的小单元，每个单元为一颗LED芯片，每颗芯片上有一个正极、一个负极，封装时需要将每个LED芯片单元都固放在一个LED支架上，再使用专门的焊线设备将其串并连接起来组成所需要的灯珠。在进行封装批量生产时这种单颗独立的芯片单元容易造成以下弊端:①单颗芯片光功率较低、需要多颗芯片单元进行串并联才能达到所需的亮度或功率；②多颗LED芯片单元都要放到LED支架上会造成效率大大降低；③封装过程中对每颗芯片进行固晶，不但造成原材料的浪费，还容易出现晶片歪斜、固晶位置的偏差等问题；④在使用焊线设备进行串并连接时，因单颗芯片是独立的，需要焊接的次数势必会增多，同时由于固晶的位置偏差等容易造成焊点不牢等现象，从而导致不良品增多；⑤如果对其进行串联，则只要有一颗芯片单元焊接不良就有可能造成与之相连的整串灯珠都不工作，对其故障检测时也增大了排查难度；⑥这种将单颗LED芯片串并联封装出的灯珠成品可靠性也不能保证。通过以上种种缺点，难免会给封装企业造成工作效率低下、成本增加、不良率高等不良影响。中国专利文献CN200910263933公开的《多芯片集成LED的电联接方法》提出了一种由mxn颗LED芯片以矩形方式排列在基板上组成多芯片集成LED，第一列LED芯片的所有正极连接基板正极，最后一列LED芯片的所有负极连接基板负极，所有LED芯片之间采用网状连接方式以导线连接，该专利技术可以保证基板上任意一颗LED芯片发生短路或断路故障时，不亮的LED芯片数量最少，且损坏的LED芯片不会影响其他LED芯片的正常发光，从而提尚可靠性。但是上述方法的生产工艺复杂，生产效率不高，导致其成本价格比较高，另外，该方法还存在现行封装工艺共有的点胶异常、芯片摆歪、芯片塌陷等问题。
技术实现思路
针对现有单颗LED芯片在封装生产加工过程中所存在的生产效率低、不良率高、可靠性差等不足，本专利技术提供一种光功率强、封装效率高、成品率高、可靠性好、封装成本低的实现高效封装的GaN基LED芯片制备方法。本专利技术的可实现高效封装的GaN基LED芯片制备方法，包括以下步骤:(I)制备外延片；在衬底上生长外延层，形成外延片；外延层由下至上依次为GaN层、N型GaN层、量子阱有源区和P型GaN层；在外延片表面蒸镀一层ITO (氧化铟锡)透明导电层；ITO透明导电层的厚度为2000-2500埃。(2)制作P电极和N电极；利用光刻胶做掩膜，在外延片表面制作P电极图形和N电极图形；用湿法腐蚀去除电极图形之外的光刻胶掩膜，对ITO透明导电层进行退火形成P电极的欧姆接触层；在~电极图形上刻蚀去除P型GaN层和量子阱有源区，使N型GaN层露出，形成N电极，保留P电极和N电极上的光刻胶掩膜，暂不去除；(3)对外延片进行切割，形成单颗芯片单元，切割至衬底处，使相邻芯片单元之间形成隔离槽；(4)通过金属有机物化学气相沉积法(PECVD)在带有隔离槽的外延片表面沉积S12,以作为芯片单元表面的保护层、芯片单元侧壁的钝化层以及隔离槽内的填充物，利用湿法腐蚀去除芯片电极表面的光刻胶掩膜；(5)在芯片单元表面蒸镀金属层，对芯片单元进行金属化连接，去除不需要连接的部分金属，使每列上相邻芯片单元的电极进行串联，每行上相邻芯片单元的电极进行并连;蒸镀的金属层为厚度10000-15000埃的Au、Cr和Ni混合金属。(6)根据封装要求(电压、功率、亮度等)切割出所需的LED芯片。切割出的LED芯片为纵向切割得到串联芯片，横向切割得到并联芯片。本专利技术从LED芯片工艺制程上预先进行串并连接，然后再进行封装制程；可根据客户对电压、功率、亮度等的需求而切割出相应的芯片，直接进行封装，无需再将单颗芯片进行点胶、固晶、焊线，最后再串并联接；本专利技术从外延、芯片至LED灯珠的整体成本降低60%以上，解决了封装效率低、成本高、产出率低、故障率高等问题，同时保证了产品的可靠性、解决了现行封装工艺的点胶、芯片摆歪、芯片塌陷等问题。与现有技术相比，本专利技术具有封装过程操作方便、封装效率高、成本低、产品性能稳定、发光效率高、可靠性好等特点。【附图说明】图1是本专利技术中涉及的可尚效封装的GaN基LED芯片的结构不意图。图2是图1的俯视图。图3是纵向切割得到的串联芯片的示意图。图4是横向切割得到的并联芯片的示意图。图中:1.P电极；2.N电极；3.金属化导电层；4.钝化层；5.填充物；6.衬底；7.芯片单兀；8.隔尚槽；9.隔尚槽中的金属层；10.并联LED芯片；11.串联LED芯片。【具体实施方式】本专利技术的可实现高效封装的GaN基LED芯片制备方法，包括以下步骤:(I)制备外延片如图1所示，在衬底6上生长外延层，形成外延片圆片；外延层由下往上依次为GaN层、N型GaN层、量子阱有源区和P型GaN层；为了有效地激活P型GaN层中掺杂杂质的活性，在外延片表面利用金属蒸发台蒸镀一层厚度为2000-2500埃的ITO透明导电层。(2)制作P电极和N电极利用光刻胶做掩膜，在外延片表面制作P电极图形和N电极图形；用湿法腐蚀去除电极图形之外的光刻胶掩膜，对ITO进行退火形成P电极的欧姆接触层；在N电极图形上利用ICP刻蚀工艺去除P型GaN层和量子阱有源区，刻蚀深度为11000-13500埃，使N型GaN层露出形成N电极2，此时保留P、N电极上的光刻胶掩膜，暂不去除。(3)如图2所示，对外延片进行切割，切割至衬底6处，形成单颗芯片单元，相邻芯片单元之间形成隔离槽8，形成带有隔离槽8的外延片。(4)在步骤(3)制成的带有隔离槽8的外延片表面通过金属有机物化学气相沉积法(PECVD)沉积S12,以此作为芯片单元表面的保护层、芯片单元侧壁的钝化层4、隔离槽8内的填充物5，利用湿法腐蚀去除芯片电极表面的光刻胶掩膜。(5)对芯片单元7进行金属化连接，连接方式如图2所示；在芯片单元7表面蒸镀一层厚度为10000-15000埃的Au/Cr/Ni混合金属，成为将所有电极进行串并联接的金属化导电层3。利用光刻工艺使每列或每行上相邻芯片单元7的P电极和N电极进行连接，同时保留每行或每列芯片间隔离槽中的金属层9，去除其它不需要连接的部分金属。使每列上相邻芯片单元的电极进行串联，每行上相邻芯片单元的电极进行并连。(6)在步骤(5)的基础上纵向切割得到串联芯片10，如图3所示；横向切割得到并联芯片11，如图4所示。【主权项】1.，其特征是，包括以下步骤: (1)制备外延片； 在衬底上生长外延层，形成外延片；外延层由下至上依次为GaN层、N型GaN层、量子阱有源区和P型GaN层；在外延片表面蒸镀一层ITO透明导电层； (2)制作P电极和N电极； 利用光刻胶做掩膜，在外延片表面制作P电极图形和N电极图形；用湿法腐蚀去除电极图形之外的光刻胶掩膜，对ITO进行退火形成P电极本文档来自技高网...
【技术保护点】
一种可实现高效封装的GaN基LED芯片制备方法，其特征是，包括以下步骤：(1)制备外延片；在衬底上生长外延层，形成外延片；外延层由下至上依次为GaN层、N型GaN层、量子阱有源区和P型GaN层；在外延片表面蒸镀一层ITO透明导电层；(2)制作P电极和N电极；利用光刻胶做掩膜，在外延片表面制作P电极图形和N电极图形；用湿法腐蚀去除电极图形之外的光刻胶掩膜，对ITO进行退火形成P电极的欧姆接触层；利用光刻胶做掩膜，制备p、n电极图形在N电极图形上刻蚀去除P型GaN层和量子阱有源区，使N型GaN层露出，形成N电极，保留P电极和N电极上的光刻胶掩膜，暂不去除；(3)对外延片进行切割，形成单颗芯片单元，切割至衬底处，使相邻芯片单元之间形成隔离槽；(4)通过金属有机物化学气相沉积法在带有隔离槽的外延片表面沉积SiO2，以作为芯片单元表面的保护层、芯片单元侧壁的钝化层以及隔离槽内的填充物，利用湿法腐蚀去除芯片电极表面的光刻胶掩膜；(5)在芯片单元表面蒸镀金属层，对芯片单元进行金属化连接，去除不需要连接的部分金属，使每列上相邻芯片单元的电极进行串联，每行上相邻芯片单元的电极进行并连；(6)根据封装要求切割出所需的LED芯片。...
【技术特征摘要】
【专利技术属性】
技术研发人员：曹志芳，夏伟，闫宝华，徐现刚，
申请(专利权)人：山东浪潮华光光电子股份有限公司，
类型：发明
国别省市：山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。