碳化硅衬底,碳化硅半导体器件以及制造碳化硅衬底和碳化硅半导体器件的方法技术

技术编号:12515775 阅读:65 留言:0更新日期:2015-12-16 13:51
一种制造碳化硅衬底的方法,包括以下步骤。制备具有第一主表面(80a)、第二主表面(80b)以及第一侧端部(80c)的碳化硅单晶衬底(80),第二主表面(80b)与第一主表面(80a)相反,第一侧端部(80c)将第一主表面(80a)和第二主表面(80b)彼此连接,第一主表面(80a)的宽度(D)的最大值大于100mm。碳化硅外延层(81)形成为与第一侧端部(80c)、第一主表面(80a)以及第一主表面(80a)和第一侧端部(80c)之间的边界(80d)接触。去除形成为与第一侧端部(80c)和边界(80d)接触的碳化硅外延层(81)。因此,可抑制形成在碳化硅衬底上的二氧化硅层中产生的破裂。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种碳化娃衬底,碳化娃半导体器件以及制造碳化娃衬底和碳化娃半导体器件的方法,特别地,本专利技术涉及一种碳化硅衬底,碳化硅半导体器件以及制造碳化硅衬底和碳化娃半导体器件的方法,以便实现对碳化娃衬底中破裂的抑制。
技术介绍
近年来,为了实现高击穿电压、低损耗以及在高温环境下的半导体器件的应用,已经开始采用碳化硅作为用于半导体器件的材料。碳化硅是一种具有大于已经被常规地广泛用作用于半导体器件的材料的硅的带隙的宽带隙半导体。因此,通过采用碳化硅作为用于半导体器件的材料,半导体器件可具有高击穿电压、降低的导通电阻等等。此外,由此采用碳化硅作为其材料的半导体器件具有即使在高温环境下也有利地比采用硅作为其材料的半导体器件更小劣化的特性。例如通过切割由升华方法制造的碳化娃单晶且随后倒圆(chamfering)其侧表面部分而制备碳化娃衬底。例如,日本专利公布N0.2010-64918 (专利文献I)描述了碳化娃外延层形成在具有碳化硅衬底的倒圆侧表面部分的碳化硅单晶晶片上。引用文献列表专利文献PTD 1:日本专利公布 N0.2010-64918
技术实现思路
技术问题但是,当采用具有形成在已经被倒圆的碳化硅单晶上的碳化硅外延层的碳化硅衬底制造碳化娃半导体器件时,形成在碳化娃衬底上的二氧化娃层会破裂。已经提出本专利技术以解决这种问题,且本专利技术的一个目的是提供一种碳化硅衬底、碳化娃半导体器件以及制造碳化娃衬底和碳化娃半导体器件的方法以便实现形成在碳化硅衬底上的二氧化硅层中破裂的抑制。问题的解决手段根据本专利技术的制造碳化硅衬底的方法包括以下步骤。制备具有第一主表面、第二主表面以及第一侧端部的碳化硅单晶衬底,第二主表面与第一主表面相反,第一侧端部将第一主表面和第二主表面彼此连接。第一主表面的宽度的最大值大于100_。碳化硅外延层形成为与第一侧端部、第一主表面以及第一主表面和第一侧端部之间的边界接触。去除形成为与第一侧端部和边界接触的碳化硅外延层。根据本专利技术的碳化硅衬底包括碳化硅单晶衬底和碳化硅外延层。碳化硅单晶衬底具有第一主表面,第二主表面以及第一侧端部,第二主表面与第一主表面相反,第一侧端部将第一主表面和第二主表面彼此连接,第一主表面的宽度的最大值大于100_。与第一主表面中心接触的碳化硅外延层包括第三主表面和第四主表面,第三主表面与第一主表面的中心接触,第四主表面与第三主表面相反。在平行于第一主表面的方向上,第四主表面的外周端部相对于第一主表面和第一侧端部之间的边界更靠近中心。专利技术的有益效果根据本专利技术,可提供一种碳化硅衬底、碳化硅半导体器件以及制造碳化硅衬底和碳化硅半导体器件的方法,以便实现对形成在碳化硅衬底上的二氧化硅层中破裂的抑制。【附图说明】图1是示意性示出本专利技术第一实施例中的碳化硅衬底的结构的示意平面图。图2是示意性示出本专利技术第一实施例中的碳化硅衬底的结构的示意截面图。图3是示意性示出制造本专利技术第一实施例中的碳化硅衬底的方法的流程图。图4是示意性示出制造本专利技术第一实施例中的碳化硅衬底的方法的第一步骤的示意平面图。图5是示意性示出制造本专利技术第一实施例中的碳化硅衬底的方法的第一步骤的示意截面图。图6是示意性示出制造本专利技术第一实施例中的碳化硅衬底的方法的第二步骤的示意截面图。图7A是示意性示出制造本专利技术第一实施例中的碳化硅衬底的方法的第二步骤的第一实例的示意平面图。图7B是示意性示出制造本专利技术第一实施例中的碳化硅衬底的方法的第二步骤的第二实例的示意平面图。图8是图7中的区域C的放大示意平面图。图9是图8中的区域IX-1X的示意截面图。图10是图8中的区域X-X的示意截面图。图11是示意性示出本专利技术第一实施例中的碳化硅衬底的结构的示意截面图。图12是示意性示出制造本专利技术第一实施例中的碳化硅衬底的方法的第三步骤的示意截面图。图13是示意性示出本专利技术第二实施例中的碳化硅半导体器件的结构的示意截面图。图14是示意性示出本专利技术第二实施例中的碳化硅半导体器件中包括的碳化硅衬底的结构的透视示意图。图15是示意性示出制造本专利技术第二实施例中的碳化硅半导体器件的方法的流程图。图16是示意性示出制造本专利技术第二实施例中的碳化硅半导体器件的方法的第一步骤的示意截面图。图17是示意性示出制造本专利技术第二实施例中的碳化硅半导体器件的方法的第二步骤的示意截面图。图18是示意性示出制造本专利技术第二实施例中的碳化硅半导体器件的方法的第二步骤中的碳化硅半导体器件的端部的放大示意截面图。图19是示意性示出制造本专利技术第二实施例中的碳化硅半导体器件的方法的第三步骤的示意截面图。图20是示意性示出制造本专利技术第二实施例中的碳化硅半导体器件的方法的第四步骤的示意截面图。图21是示意性示出制造本专利技术第二实施例中的碳化硅半导体器件的方法的第五步骤的示意截面图。图22是示意性示出制造本专利技术第二实施例中的碳化硅半导体器件的方法的第六步骤的示意截面图。图23是示意性示出制造本专利技术第二实施例中的碳化硅半导体器件的方法的第七步骤的示意截面图。图24是示意性示出制造本专利技术第二实施例中的碳化硅半导体器件的方法的第八步骤的示意截面图。图25是示意性示出制造本专利技术第二实施例中的碳化硅半导体器件的方法的第九步骤的示意截面图。图26是示意性示出制造本专利技术第二实施例中的碳化硅半导体器件的方法的第十步骤的示意截面图。图27是示意性示出本专利技术第三实施例中的碳化娃衬底的结构的示意截面图。图28是示意性示出制造本专利技术第四实施例中的碳化硅半导体器件的方法中的第二步骤中的碳化硅半导体器件的端部的放大示意截面图。图29是示意性示出制造本专利技术第三实施例中的碳化硅衬底的方法的第三步骤的第一变型的示意截面图。图30是示意性示出制造本专利技术第三实施例中的碳化硅衬底的方法的第三步骤的第二变型的示意截面图。图31是示意性示出当碳化硅单晶衬底的第四表面对应于(0001)面时的定向平面部OF以及指示平面部IF的位置的示意平面图。图32是示意性示出当碳化硅单晶衬底的第四表面对应于(000-1)面时的定向平面部OF以及指示平面部IF的位置的示意平面图。【具体实施方式】以下基于【附图说明】本专利技术的一个实施例。应当注意在下述附图中,相同或相应的部分由相同的参考符号指定且不再赘述。对于本说明书中的晶体学表示来说,单独的晶向由[]代表,组晶向由〈> 代表,且单独面由O代表,且组面由{}代表。此外,通常通过将 (横杠)置于数字上来表示负晶体学指数,但是在本说明书中,通过将负号置于数字之前来表示。首先,将参考下述⑴至(20)说明本专利技术的实施例的概述。由于对形成在碳化硅衬底上的二氧化硅层中的破裂成因的不断研究,本专利技术人已经获得如下知识并提出本专利技术。首先,当碳化硅外延层形成在碳化硅单晶衬底上时,阶梯部形成在碳化硅外延层的外周端部中。随后,当二氧化硅层形成在外延层上时,破裂跨碳化硅衬底的表面而产生在二氧化娃层中。当碳化娃衬底的尺寸不大于10mm时,基本上没有破裂形成在二氧化硅层中,但是特别地,当碳化硅衬底的尺寸大于10mm时,破裂明显产生在二氧化硅层中。而且,当加热具有二氧化硅层的碳化硅衬底时或当将具有二氧化硅层的碳化硅衬底附接至用于保持衬底的卡盘/从用于保持衬底的卡盘分离具有二氧化硅层的碳化硅衬底时,破裂可能产生在二氧化硅层本文档来自技高网...

【技术保护点】
一种制造碳化硅衬底的方法,包括以下步骤:制备具有第一主表面、第二主表面以及第一侧端部的碳化硅单晶衬底,所述第二主表面与所述第一主表面相反,所述第一侧端部将所述第一主表面和所述第二主表面彼此连接,所述第一主表面的宽度的最大值大于100mm;形成与所述第一侧端部、所述第一主表面以及所述第一主表面和所述第一侧端部之间的边界接触的碳化硅外延层;以及去除形成为与所述第一侧端部和所述边界接触的所述碳化硅外延层。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:田中聪山田俊介堀井拓松岛彰久保田良辅冲田恭子西浦隆幸
申请(专利权)人:住友电气工业株式会社
类型:发明
国别省市:日本;JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1