本发明专利技术公开了一种阵列基板、显示面板及显示装置，以每相邻的两个第一类移位寄存器单元与第二类移位寄存器单元作为一个子组，并将各子组中的两个移位寄存器单元的用于连接同一时钟信号线的信号端通过第一引线连接，第一引线与对应的时钟信号线再通过第二引线连接。这样通过调整移位寄存器单元的排布顺序或者减少时钟信号线的个数，减少了引线与时钟信号线间的交叠，进而减少了引线与时钟信号线间的交叠处产生的寄生电容的数量，从而减小了时钟信号的延误，以及降低了移位寄存器单元的输出延迟和栅极驱动电路的功耗。
【技术实现步骤摘要】
本专利技术涉及显示
，特别涉及一种阵列基板、显示面板及显示装置。
技术介绍
随着显示技术的飞速发展，显示器呈现出了高集成度和低成本的发展趋势。其中，GOA (Gate Driver on Array，阵列基板行驱动)技术将 TFT (Thin Film Transistor,薄膜晶体管)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(IC，Integrated Circuit)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，不仅可以在材料成本和制作工艺两方面降低产品成本，而且可以使显示面板做到两边对称和窄边框的美观设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。一般地，栅极驱动电路通常由级联的多个移位寄存器单元构成，各级移位寄存器单元的驱动信号输出端分别对应一条栅线，用于依次逐行向多条栅线输入扫描信号。随着大尺寸显示器要求的分辨率越来越高，栅极驱动电路往往通过预充电实现，即栅极驱动电路中的各级移位寄存器单元按序输出，各时钟信号的依次具有小于I个脉冲宽度的交叠，使得当前级的移位寄存器单元输出的扫描信号和上一级移位寄存器单元输出的扫描信号具有小于I个脉冲宽度的交叠。在现有的显示面板中，栅极驱动电路和用于向该栅极驱动电路输入时钟信号的各时钟信号线的排布方式一般如图1所示，以四条时钟信号线CK1、CK2、CK3和CK4为例，四条时钟信号线CK1、CK2、CK3和CK4并排设置，栅极驱动电路位于四条时钟信号线同一侧，且栅极驱动电路中的多个移位寄存器单元-SR⑴、SR (2)…SR (η)…SR (N-1)、SR(N)(共N个移位寄存器单元，I ^ n ^ N)逐级沿时钟信号线的延伸方向依次排布的，各级移位寄存器单元分别通过两条垂直于时钟信号线的引线与对应的两条时钟信号线连接。并且考虑到时钟信号的延迟效应，一般时钟信号线不能太细，这样势必会导致引线和与其不相连的时钟信号线的交叠处产生寄生电容。如图1所示，以前四级移位寄存器单元为例，其中，第一级移位寄存器单元SR(I)通过引线I分别与的时钟信号线CKl和时钟信号线CK3连接，则该引线I与与其不相连的时钟信号线CK2和时钟信号线CK4的交叠处产生的寄生电容的个数总共为4 ;第二级移位寄存器单元SR(2)通过引线2分别与的时钟信号线CK2和时钟信号线CK4连接，则该引线2与与其不相连的时钟信号线CK3的交叠处产生的寄生电容的个数总共为2 ;第三级移位寄存器单元SR(3)中连接对应的时钟信号线的引线3与与其不相连的时钟信号线CK2和时钟信号线CK4的交叠处产生的寄生电容的个数总共为4 ;第四级移位寄存器单元SR(4)连接对应的时钟信号线的引线4与与其不相连的时钟信号线CK3的交叠处产生的寄生电容的个数总共为2 ;因此，前四级移位寄存器单元与对应时钟信号线连接的引线1、引线2、引线3和引线4与与其不相连的时钟信号线的交叠处产生的寄生电容的数量为12 ;同理，以每相邻的4个移位寄存器单元作为一个移位寄存器单元组时，各组移位寄存器单元组中与对应时钟信号线连接的引线与与其不相连的时钟信号线的交叠处产生的寄生电容均数量为12。随着大尺寸显示器要求的分辨率越来越高，栅极驱动电路中需要的时钟信号线的个数也随即增多，因此时钟信号线的增加会导致与时钟信号线连接的引线与与其不相连的时钟信号线的交叠处的寄生电容的数量增加，进而造成时钟信号的延迟增大，导致移位寄存器单元的输出延迟以及栅极驱动电路的功耗的提高。
技术实现思路
本专利技术实施例提供一种阵列基板、显示面板及显示装置，通过调整移位寄存器单元的排布顺序以减少引线与时钟信号线间的交叠，进而降低由于时钟信号线的增加导致时钟信号线与引线间的交叠处产生的寄生电容的数量，减小时钟信号的延误，并降低移位寄存器单元的输出延迟和栅极驱动电路的功耗。因此，本专利技术实施例提供一种阵列基板，包括衬底基板，位于所述衬底基板上的并排设置的η组时钟信号线以及位于所述η组时钟信号线一侧的具有预充电功能的栅极驱动电路；其中，所述栅极驱动电路包括级联的且沿所述时钟信号线的延伸方向并列排布的多级移位寄存器单元，各所述移位寄存器单元具有两个时钟信号端分别用于接收相位相反的时钟信号且各级所述移位寄存器单元分别对应一组时钟信号线；将所有的所述移位寄存器单元划为N个移位寄存器单元组，针对第k个所述移位寄存器单元组，包括第2nk-(2n-l)级至第2nk级的移位寄存器单元；其中，第2nk_(2n_l)级至第2nk-n级的移位寄存器单元作为第一类移位寄存器单元，第2nk-(n_l)级至第2nk级的移位寄存器单元作为第二类移位寄存器单元，所述第一类移位寄存器单元与所述第二类移位寄存器单元交替排布设置；且各所述第一类移位寄存器单元的级数沿所述时钟信号线的延伸方向逐渐增大，各所述第二类移位寄存器单元的级数沿所述时钟信号线的延伸方向逐渐增大；n为大于I的正整数，N为大于I的正整数，k为大于O且小于且等于N的正整数；针对第k个所述移位寄存器单元组，以每相邻的两个所述第一类移位寄存器单元与所述第二类移位寄存器单元作为一个子组，各所述子组中的两个移位寄存器单元对应同一组时钟信号线，且属于同一子组中的两个移位寄存器单元用于接收同一时钟信号的信号端分别通过一条第一引线相连接，且所述第一引线设置于各所述移位寄存器单元和与其最近邻的时钟信号线之间；所述各组时钟信号线均包括两条时钟信号相位相反的时钟信号线，各所述第一引线分别通过一条第二引线与输出对应的时钟信号的时钟信号线相连接；或者，所述各组时钟信号线包括一条时钟信号线，与同一所述子组中的两个移位寄存器单元均连接的两条第一引线中，其中一条所述第一引线通过第二引线与所述时钟信号线相连接，另一条所述第一引线通过反相器与所述第二引线相连接。较佳地，在本专利技术实施例提供的上述阵列基板中，各所述子组中的两个所述移位寄存器单元，沿所述时钟信号线的延伸方向按照所述第一类移位寄存器单元和所述第二类移位寄存器单元的顺序排布。较佳地，在本专利技术实施例提供的上述阵列基板中，属于同一所述移位寄存器单元组中的各所述子组分别对应不同的一组时钟信号线。较佳地，在本专利技术实施例提供的上述阵列基板中，在所述栅极驱动电路中，除前η级所述移位寄存器单元外，各级所述移位寄存器单元的的驱动信号输出端分别与其下η级所述移位寄存器单元的输入信号端相连；除后η级所述移位寄存器单元外，各级所述移位寄存器单元的驱动信号输出端分别与其上η级所述移位寄存器单元的复位信号端相连。较佳地，在本专利技术实施例提供的上述阵列基板中，η小于且等于5。较佳地，在本专利技术实施例提供的上述阵列基板中，所述反相器具体包括:时钟信号输入端、时钟信号输出端、第一直流参考信号端、第二直流参考信号端、第一开关晶体管和第二开关晶体管；其中，所述时钟信号输入端用于连接所述第二引线；所述时钟信号输出端用于连接所述第一引线；所述第一开关晶体管的栅极和源极均与所述第一直流参考信号端相连，漏极与所述时钟信号输出端相连；所述第二开关晶体管的栅极与所述时钟信号输入端相连，源极与所述时钟信号输出端相连，漏极与所述第二直流参考信号端相连。较本文档来自技高网...
【技术保护点】
一种阵列基板，包括衬底基板，位于所述衬底基板上的并排设置的n组时钟信号线以及位于所述n组时钟信号线一侧的具有预充电功能的栅极驱动电路；其中，所述栅极驱动电路包括级联的且沿所述时钟信号线的延伸方向并列排布的多级移位寄存器单元，各所述移位寄存器单元具有两个时钟信号端分别用于接收相位相反的时钟信号且各级所述移位寄存器单元分别对应一组时钟信号线；其特征在于：将所有的所述移位寄存器单元划为N个移位寄存器单元组，针对第k个所述移位寄存器单元组，包括第2nk‑(2n‑1)级至第2nk级的移位寄存器单元；其中，第2nk‑(2n‑1)级至第2nk‑n级的移位寄存器单元作为第一类移位寄存器单元，第2nk‑(n‑1)级至第2nk级的移位寄存器单元作为第二类移位寄存器单元，所述第一类移位寄存器单元与所述第二类移位寄存器单元交替排布设置；且各所述第一类移位寄存器单元的级数沿所述时钟信号线的延伸方向逐渐增大，各所述第二类移位寄存器单元的级数沿所述时钟信号线的延伸方向逐渐增大；n为大于1的正整数，N为大于1的正整数，k为大于0且小于且等于N的正整数；针对第k个所述移位寄存器单元组，以每相邻的两个所述第一类移位寄存器单元与所述第二类移位寄存器单元作为一个子组，各所述子组中的两个移位寄存器单元对应同一组时钟信号线，且属于同一子组中的两个移位寄存器单元用于接收同一时钟信号的信号端分别通过一条第一引线相连接，且所述第一引线设置于各所述移位寄存器单元和与其最近邻的时钟信号线之间；所述各组时钟信号线均包括两条时钟信号相位相反的时钟信号线，各所述第一引线分别通过一条第二引线与输出对应的时钟信号的时钟信号线相连接；或者，所述各组时钟信号线包括一条时钟信号线，与同一所述子组中的两个移位寄存器单元均连接的两条第一引线中，其中一条所述第一引线通过第二引线与所述时钟信号线相连接，另一条所述第一引线通过反相器与所述第二引线相连接。...
【技术特征摘要】
【专利技术属性】
技术研发人员：苏秋杰，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。