一些实施例包含设备及方法，所述设备具有包含位于所述设备的不同层级中的存储器单元的存储器单元串及耦合到所述存储器单元串的数据线。所述存储器单元串包含与所述存储器单元相关联的柱状主体。此类设备中的至少一者可包含模块，所述模块经配置以将信息存储于多个存储器单元中的一者中，及/或确定存储于多个存储器单元中的一存储器单元中的信息的值。所述模块还可经配置以将具有正值的电压施加到所述数据线及/或源极，以控制所述主体的电势。本发明专利技术描述其它实施例。
【技术实现步骤摘要】
【国外来华专利技术】【专利说明】优先权串请本申请案主张2012年12月6日申请的第13/707，067号美国申请案的优先权的权益，所述美国申请案以全文引用方式并入本文中。
技术介绍
存储器装置(例如快闪存储器)广泛用于计算机及许多电子物品中。此类存储器装置具有许多存储器单元。可在写入操作中将信息存储于存储器单元中。可在读取操作中获得或可在擦除操作中清除所存储的信息。一些常规的读取、写入及擦除操作可在存储器装置的一些区域中产生过剩载流子(例如电子或空穴)。在一些状况中，此类过剩载流子会影响这些操作的可靠性。【附图说明】图1展示根据本专利技术的实施例的呈具有存储器阵列及存储器单元的存储器装置的形式的设备的框图。图2A展示根据本专利技术的实施例的包含具有存储器块的存储器阵列且包含复位电路的存储器装置的一部分的示意图。图2B展示根据本专利技术的实施例的图2A的存储器装置的一部分的结构的侧视图。图3展示说明根据本专利技术的实施例的图2A及图2B的存储器装置的写入操作的不同阶段的图式。图4为展示根据本专利技术的实施例的在图3中所展示的写入操作期间图2A及图2B的存储器装置的一些信号的波形的时序图。图5为展示根据本专利技术的实施例的在复位阶段期间图2A及图2B的存储器装置的一些信号的波形的时序图。图6为展示根据本专利技术的实施例的在替代复位状态期间图2A及图2B的存储器装置的一些信号的波形的时序图。图7展示说明根据本专利技术的实施例的图2A及图2B的存储器装置的替代写入操作的不同阶段的图式。图8为展示根据本专利技术的实施例的在图7中所展示的写入操作期间图2A及图2B的存储器装置的一些信号的波形的时序图。图9为展示根据本专利技术的实施例的在另一替代写入操作期间图2A及图2B的存储器装置的一些信号的波形的时序图。图10展示说明根据本专利技术的实施例的图2A及图2B的存储器装置的读取操作的不同阶段的图式。图1lA为展示根据本专利技术的实施例的在图10的读取操作期间图2A及图2B的存储器装置的一些信号的波形的时序图。图1lB为展示根据本专利技术的实施例的在图10的读取操作期间图2A及图2B的存储器装置的一些信号的波形的替代时序图。图12为展示根据本专利技术的实施例的在替代读取操作期间图2A及图2B的存储器装置的一些信号的波形的时序图。图13展示说明根据本专利技术的实施例的图2A及图2B的存储器装置的擦除操作的不同阶段的图式。图14为根据本专利技术的实施例的在装置中执行操作(例如读取、写入或擦除)的方法的流程图。【具体实施方式】图1展示根据本专利技术的实施例的呈具有存储器阵列101及存储器单元103的存储器装置100的形式的设备的框图。存储器单元103可与线150及线170 —起布置成多行及多列。线150可携载信号WLO到WLm且可形成存储器装置100的存取线(例如字线)的部分。线170可携载信号BLO到BLn且可形成存储器装置100的数据线(例如位线)的部分。行解码器108及列解码器109可对地址寄存器112做出响应以基于线110、线111或两者上的行地址信号及列地址信号而存取存储器单元103。感测放大器175可操作以确定待存储于存储器单元103中的信息的值或从存储器单元103获得的信息的值。感测放大器175可对信号SLEl到SLEn做出响应以选择性在存储器单元103与输入/输出(I/O)电路114之间提供信息。I/O电路114可经配置以在感测放大器175与线110之间交换信息(例如提供信号)。线110及线111可包含存储器装置100内的节点或其中定位存储器装置100的封装上的引脚(或焊球)。存储器控制单元116可基于存在于线110及111上的信号而控制存储器装置100的操作。存储器装置100外部的装置(例如处理器或存储器控制器)可使用线110、线111或两者上的信号的不同组合将不同命令(例如读取命令、写入命令或擦除命令)发送到存储器装置100。存储器装置100可对命令做出响应以对存储器单元103执行存储器操作。例如，存储器装置100可执行读取操作以确定存储于存储器单元103中的信息的值，且执行写入(例如编程)操作以在存储器单元103中存储(例如编程)信息。存储器装置100还可执行擦除操作以从存储器单元103中的一些或全部擦除信息。存储器装置100可接收包含供应电压Vcc及Vss的供应电压。供应电压Vss可以接地电势(例如具有约O伏特的值)操作。供应电压Vcc可包含从外部电源(例如电池或交流/直流(AC-DC)转换器电路)供应到存储器装置100的外部电压。存储器装置100可包含电压产生器107以产生用于存储器装置100的操作中(例如用于读取操作、写入操作及擦除操作中)的电压。电压产生器107可包含电荷栗，例如正电荷栗(例如用于提供具有正值的栗送电压)及负电荷栗(例如用于提供具有负值的栗送电压)。存储器装置100可包含复位电路195，其可对信号RESET做出响应以在存储器装置100的存储器操作(例如读取、写入或擦除)的特定阶段处将某些电压施加到存储器装置100的不同元件(例如线150及170)。参考图2A到图14更详细描述包含不同阶段的存储器操作。作为实例，图1展示与存储器装置200的其它元件分离的复位电路195。然而，复位电路195的一部分或整个复位电路195可为存储器装置100的另一元件的部分或可包含另一元件的部分。例如，复位电路195的一部分或整个复位电路195可为存储器控制单元116或存储器装置100的其它元件的部分。存储器单元103中的每一者可经编程以存储表示以下各者的信息:位的一部分的值、单个位的值或多个位(例如两个、三个、四个或另一数目个位)的值。例如，存储器单元103中的每一者可经编程以存储表示单个位的二进制值“O”或“I”的信息。有时将每单元单个位称为单电平单元。在另一实例中，存储器单元103中的每一者可经编程以存储表示多个位的值的信息，例如两个位的四个可能值“00”、“01”、“10”及“11”中的一者、三个位的八个可能值 “000”、“001”、“010”、“011”、“100”、“101”、“110” 及 “111” 中的一者或另一数目的多个位的其它值中的一者。有时将具有存储多个位的能力的单元称为多电平单元(或多状态单元)。存储器装置100可包含非易失性存储器装置，且存储器单元103可包含非易失性存储器单元，使得当自存储器装置100断开电力(例如Vcc、Vss或两者)时，存储器单元103可保留存储于其中的信息。例如，存储器装置100可为快闪存储器装置(例如NAND快闪存储器装置或NOR快闪存储器装置)或另一种存储器装置(例如可变电阻存储器装置(例如相变或电阻性随机存取存储器(RAM)装置))。存储器装置100可包含一种存储器装置，其中存储器单元103可在物理上位于相同装置上的多个层级中，使得存储器单元103中的一些可在存储器装置100的衬底(例如半导体衬底)上按多个层级堆叠于一些其它存储器单元103上。所属领域的一般技术人员可认识到，存储器装置100可包含其它元件，图1中未展示所述元件中的若干者以便不使本文所描述的实例实施例不清楚。存储器装置100的至少一部分可包含结构，且使用存储器操作(例如读取操作、写入操作及擦除操作)来操作，与下文参考图2A到图14所描述的存储器装置本文档来自技高网...
【技术保护点】
一种设备，其包括：存储器单元串，其包含位于所述设备的不同层级中的存储器单元，所述存储器单元串包含与所述存储器单元相关联的主体；源极，其耦合到所述存储器单元串；数据线，其耦合到所述存储器单元串；以及模块，其经配置以：在操作的第一时间间隔期间执行将信息存储于所述多个存储器单元中的一存储器单元中及确定存储于所述多个存储器单元中的一存储器单元中的信息的值中的至少一者；及在所述操作的第二时间间隔期间将具有正值的电压施加到所述源极及所述数据线中的至少一者以控制所述主体的电势。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：赵涵，合田晃，克里希纳·K·帕拉，奥雷柳·贾恩卡洛·毛里，刘海涛，丹沢彻，山田重和，作井浩司，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。