本发明专利技术公开了一种基于ARM平台船用导航雷达回波高分辨显示方法，其包括以下步骤：对原始回波数据滤除奇异值；将不同量程下采样的回波映射到屏幕600个像素上；完成有用信号的提取、无用杂波的抑制；扩大目标在屏幕上显示；将每个触发的采样数据按照传输协议编排；保存回波数据；将极坐标转换为直角坐标，极坐标转换直角坐标过程中，ARM处理器上电运行时，将方位和距离向组成二维数组，运算后的直角坐标数据缓存在二维矩阵中，雷达回波的极坐标通过查找表映射的方式获得对应的直角坐标值；在回波层进行图像更新。
【技术实现步骤摘要】
本专利技术属于船舶导航电子设备领域，具体涉及一种基于ARM平台船用导航雷达回波高分辨显示设备、应用于所述设备的一种基于ARM平台船用导航雷达回波高分辨显示装置、与所述装置配合的一种基于ARM平台船用导航雷达回波高分辨显示方法，其为船用导航雷达系统的回波显示设计，船用导航雷达是船舶航行的重要导航设备，而高分辨力的回波显示是船用导航雷达的核心技术，直接关系雷达性能的高低。
技术介绍
船用导航雷达作为一种传统的无线电导航设备，在船舶近海定位、引导船舶进、出港，窄航道航行以及在避碰中发挥作用。国外船用导航雷达技术起步较早，技术比较成熟和全面。英国的RAYMARINE(雷松)公司，日本的JRC公司等都是全球知名的航运电子产品设备制造商，这些公司生产的雷达产品占有全球民用导航雷达的大部分市场份额，被广泛安装在中小型船舶和公务型船舶上。近年来，我国很多科研院所、高校和企业着手船用导航雷达的研究，船用导航雷达数据处理单元作为船用导航雷达系统中的核心部分，完成对雷达上单元的工作模式控制、回波的采集和信号处理、雷达图像的显示控制、键盘和鼠标操作命令处理、外部传感器(GPS、罗经、AIS、计程仪)数据接入及IEC61162格式解析、电子海图显示等。其中高分辨率回波图形显示是系统的难点，现有的雷达数据处理系统的显示控制方案，一般可以分为2种。第一种是基于嵌入式“DSP+微处理器”方案，系统框图如图1所示。DSP负责雷达上单元数据的采集和处理，处理后的数据通过高速接口传送给微处理器。微处理器中自带硬件的显示控制器，可以驱动VGA、HDMI等通用接口的显示器显示图像。这种方案的优点是集成度较高，缺点微处理器芯片上自带的显示控制器支持显示分别率有限，图像处理能力较弱，只适合于一些对显示要求不高的系统，例如仪器仪表、工业控制系统等，虽然可以应用于船用导航雷达显示系统，但是只能支持较低分辨率显示器的显示，不能满足高分辨率显示的要求。第二种是基于“FPGA+SDRAM+微处理器”的解决方案，系统框图如图2所示。FPGA先对ADC后的雷达回波数据进行处理，处理后的数据保存于外部SDRAM中。微处理器运行操作系统和雷达⑶I软件，完成字符标志界面(二次显示图像)的处理，通过微处理器和FPGA间的内存映射接口，将二次显示图像信息送往FPGA，在FPGA中完成雷达回波数据和二次显示图像的叠加处理，FPGA再产生符合显示器要求的显示控制时序，将视频数据送到显示接口，实现图像显示。这种方案比较复杂，FPGA是整个系统的核心，FGPA不仅要对接收的雷达信号进行处理，还要实现多种图像的叠加显示和VGA显示器的驱动时序。以上两种方法都存在明显的缺点，“DSP+微处理器”架构虽然简单，DSP完成数据处理后，传送给微处理器显示。但DSP不容易实现时序逻辑控制，且微处理器自带的显示控制器性能较弱，只能满足低分辨率显示，DSP和微处理器之间大量的回波数据传输也容易产生瓶颈。“FPGA+SDRAM+微处理器”架构在FPGA内部实现视频叠加算法和显示驱动时序，不受微处理器本身自带显示控制器的限制，可以实现高分辨率的显示。但是用FPGA实现视频叠加算法和显示驱动时序非常复杂，难度很大，修改不便，升级维护困难。
技术实现思路
本专利技术的目的在于提供一种基于ARM平台船用导航雷达回波高分辨显示设备、应用于所述设备的一种基于ARM平台船用导航雷达回波高分辨显示装置、与所述装置配合的一种基于ARM平台船用导航雷达回波高分辨显示方法，其设计一种更加简单的系统架构，满足船用导航雷达数据处理的所有功能，而且可以实现高分辨率的回波显示；而且在同一硬件平台上，通过软件模块的修改或裁减，可以满足不同分辨率的显示需求，也可满足船用导航雷达的高、中、低端配置，更容易升级和维护。本专利技术的解决方案是:一种基于ARM平台船用导航雷达回波高分辨显示设备，其包括ADC模块、FPGA、处理器、显示器，所述ADC模块连接所述FPGA，所述FPGA与所述处理器之间双向传输；其中:所述FPGA为具有雷达信号处理功能的FPGA，所述处理器为具有DMA控制器的ARM处理器，所述ARM处理器连接所述显示器；所述ADC模块接收雷达上单元的模拟回波视频，采样后的原始回波数据送入所述FPGA ;在所述FPGA内完成回波的去噪声畸值、峰选/插值、信号处理、回波扩展、回波数据打包、FIFO回波缓存；所述ARM处理器调用DMA控制器读取所述FPGA回波处理后的回波数据，完成极坐标向直角坐标的转换，然后更新回波层画面。作为上述方案的进一步改进，所述FPGA除了完成回波的处理之外，还要完成点迹提取、点迹数据打包和FIFO点迹缓存，然后通过I/O将数据传输给ARM处理器；ARM处理器还通过I/O读取所述FPGA处理后的点迹数据完成ARPA目标跟踪及字体符号层画面更新、外部传感器数据接入及IEC61162格式解析、人机交互操作命令响应、电子海图层画面更新。本专利技术还提供一种基于ARM平台船用导航雷达回波高分辨显示装置，其包括:去噪声畸值模块，其用于对原始回波数据滤除奇异值；峰选/插值模块，其用于对去噪声畸值模块处理后的信号，将不同量程下采样的回波映射到屏幕600个像素上；信号处理模块，其用于对峰选/插值模块处理后的信号，完成有用信号的提取、无用杂波的抑制；回波扩展模块，其用于对信号处理模块处理后的信号，扩大目标在屏幕上显示；回波数据打包模块，其用于对回波扩展模块处理后的信号，将每个触发的采样数据按照传输协议编排；FIF0回波缓存模块，其用于对回波数据打包模块处理后的信号，保存回波数据；坐标转换模块，其用于是将极坐标转换为直角坐标，极坐标转换直角坐标过程中，ARM处理器上电运行时，将方位和距离向组成二维数组，运算后的直角坐标数据缓存在二维矩阵中，雷达回波的极坐标通过查找表映射的方式获得对应的直角坐标值；回波层画面刷新模块，其用于对坐标转换模块处理后的信号，在回波层进行图像更新。作为上述方案的进一步改进，所述基于ARM平台船用导航雷达回波高分辨显示装置还包括:点迹提取模块，其用于对信号处理模块处理后的信号，从回波中提取数据点形成点迹数据；点迹数据打包模块，其用于对点迹数据进行数据打包；FIF0点迹缓存模块，其用于保存点迹数据；ARPA跟踪模块，其用于接收点迹数据后，建立软件杂波图，然后根据最近邻域法进行点迹距离相关和方位相关，滤除杂波点，建立临时航迹；字体符号层更新模块，其用于如果连续几个点迹相关，即可确认为正式航迹，在屏幕输出显示，更新字体符号层的航迹信息。进一步地，所述基于ARM平台船用导航雷达回波高分辨显示装置还包括:IEC61162接口协议解析模块，其用于完成GPS、罗经、AIS、计程仪这些传感器数据的接入；人机交互操作处理模块，其用于响应键盘和鼠标的输入命令；电子海图层画面刷新模块，其用于显示船舶所在位置地理信息，当船舶移动时，电子海图根据GPS位置实时更新电子海图层画面；刻度线层画面更新模块，其用于作为背景显示距离圈和方位线，改变显示量程、调节距标圈和电子方位线时，更新刻度线层画面。本专利技术还提供一种基于ARM平台船用导航雷达回波高分辨显示方法，其包括以下步骤:对原始回波数据滤除奇异值；将不同量程下采样的回波映射到本文档来自技高网...
【技术保护点】
一种基于ARM平台船用导航雷达回波高分辨显示设备，其包括ADC模块、FPGA、处理器、显示器，所述ADC模块连接所述FPGA，所述FPGA与所述处理器之间双向传输；其特征在于：所述FPGA为具有雷达信号处理功能的FPGA，所述处理器为具有DMA控制器的ARM处理器，所述ARM处理器连接所述显示器；所述ADC模块接收雷达上单元的模拟回波视频，采样后的原始回波数据送入所述FPGA；在所述FPGA内完成回波的去噪声畸值、峰选/插值、信号处理、回波扩展、回波数据打包、FIFO回波缓存；所述ARM处理器调用DMA控制器读取所述FPGA回波处理后的回波数据，完成极坐标向直角坐标的转换，然后更新回波层画面。
【技术特征摘要】
【专利技术属性】
技术研发人员：汪永军，闫冯军，莫红飞，张宏财，钱立兵，沈君，何彬兵，陈留国，曲成华，朱德智，
申请(专利权)人：中国电子科技集团公司第三十八研究所，
类型：发明
国别省市：安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。