根据一个实施例，半导体装置包括：电路基板、半导体元件、密封树脂层和导电屏蔽层。该电路基板包括：绝缘层、形成设置在绝缘层的上表面侧上的第一互连层的多个互连、形成设置在绝缘层的下表面侧上的第二互连层的多个互连，以及从绝缘层的上表面穿通到下表面的多个过孔。半导体元件安装在电路基板的上表面侧上。导电屏蔽层覆盖密封树脂层和电路基板端部的一部分。多个过孔中的任何一个与导电屏蔽层电连接。
【技术实现步骤摘要】
【专利说明】半导体装置本申请是申请日为2012年I月31日、专利技术名称为“半导体装置”的专利申请201210021621.9的分案申请。相关申请的交叉引用本申请基于2011年I月31日提交的在先日本专利申请N0.2011-019273并要求享有其优先权权益；通过引用将其全部内容并入本文。
本文描述的实施例一般地涉及半导体装置。
技术介绍
通常，当电流流过半导体元件或外围电路时，在电流周围感应出电场和磁场，从而产生不必要的电磁噪声。不必要的电磁噪声影响其它电路、元件等的运转。例如，存在如下情况:安装在诸如蜂窝电话等移动通信设备中的半导体装置发射的电磁噪声入射到天线上，从而引起对无线电波接收的干扰。为了屏蔽这种电磁噪声并且保护半导体元件，存在一种提供覆盖电路模块的屏蔽板的方法。然而，以屏蔽板覆盖电路模块的方法在电路模块的尺寸缩小方面可能存在困难。相反，存在一种半导体装置(半导体封装)，其中在半导体元件本身的外围上形成屏蔽膜。通过在电路模块中安装这种半导体装置，可以将电路模块尺寸缩小。对于半导体元件而言需要更高的运转速度，并且希望得到更多地屏蔽电磁噪声的高可靠性半导体装置。
技术实现思路
一个问题是获得更多地屏蔽电磁噪声的高可靠性半导体装置。通常，根据一个实施例，半导体装置包括:电路基板、半导体元件、密封树脂层和导电屏蔽层。所述电路基板包括:绝缘层、形成设置在所述绝缘层上表面侧上的第一互连层的多个互连、形成设置在所述绝缘层下表面侧上的第二互连层的多个互连，以及从所述绝缘层的所述上表面穿通到所述下表面的多个过孔。所述半导体元件安装在所述电路基板的所述上表面侧上。所述密封树脂层设置在所述电路基板的所述上表面上并且将所述半导体元件密封。所述导电屏蔽层覆盖所述密封树脂层和所述电路基板的端部的一部分。将所述多个过孔中的任何一个与所述导电屏蔽层电连接。形成所述第二互连层的所述多个互连中的任何一个被电连接到能够变为地电位的外部连接端子。通常，根据另一个实施例，半导体装置包括:电路基板、半导体元件、密封树脂层和导电屏蔽层。所述电路基板包括:绝缘层、形成设置在所述绝缘层上表面侧上的第一互连层的多个互连和形成设置在所述绝缘层下表面侧上的第二互连层的多个互连。所述半导体元件安装在所述电路基板的所述上表面侧上。所述密封树脂层设置在所述电路基板的所述上表面上并且将所述半导体元件密封。所述导电屏蔽层覆盖所述密封树脂层和所述电路基板的端部的一部分。形成所述第二互连层的所述多个互连不与所述导电屏蔽层接触、被电连接到形成所述第一互连层的所述多个互连中的任何一个上并且被拉到(be drawn to)所述电路基板的端部以便在所述电路基板的侧表面处暴露。【附图说明】图1是用于描述根据第一实施例的半导体装置的概观的示意性截面图；图2A和2B是根据第一实施例的半导体装置的示意性平面示图；图3A和3B是根据第一实施例的半导体装置的示意性平面示图；图4A到4D是用于描述根据第一实施例的半导体装置的制造过程的示意性截面图；图5A和5B是用于描述屏蔽电磁噪声的效果的仿真结果；图6是根据第二实施例的半导体装置的示意性截面图；图7A和7B分别是根据第三实施例的半导体装置的示意性平面示图和用于描述屏蔽效果的示图；以及图8是根据第四实施例的半导体装置的示意性截面图。【具体实施方式】在下文中，将参考附图描述实施例。在以下的描述中，以相同的附图标记标注同样的部件，并且适当地省略对已描述过的部件的描述。可以适当地将以下描述的实施例结合。第一实施例图1是用于描述根据第一实施例的半导体装置的概观的示意性截面图。图1示出根据第一实施例的半导体装置I并且还示出安装基板100，半导体装置I安装在该安装基板100上。半导体装置I是FBGA(细间距球栅阵列)半导体封装。半导体装置I包括电路基板10。电路基板10也被称作内插器(interposer)基板。电路基板10包括:绝缘层11、形成设置在绝缘层11的上表面侧的外围上的第一互连层的多个互连12和形成设置在绝缘层11的下表面侧上的第二互连层的多个互连13。电路基板10还包括从绝缘层11的上表面(第一主表面)穿通到下表面(第二主表面)的多个过孔14。在电路基板10的上表面上形成覆盖第一互连层12的一部分的阻焊层15。在电路基板10的下表面上形成覆盖第二互连层13的一部分的阻焊层16。形成第二互连层的多个互连13中的每个都是焊盘形(land-shaped)互连层。作为焊球的外部连接端子17连接到形成第二互连层的多个互连13中的每个上。延长线19从外围的外部连接端子17延伸到电路基板10的外部。延长线19连接到在电路基板10的侧表面1w处暴露的过孔14。延长线19是连接外围的外部连接端子17和最接近外围的外部连接端子17的过孔14的连接线。外部连接端子17连接到设置在安装基板100的上表面侧上的互连层101上。半导体元件20安装在电路基板10的上表面侧上。导线(键合线)21的一个端部连接到半导体元件20的上表面。导线21的另一个端部连接到第一互连层12。导线21是导电构件，并且对形成第一互连层的多个互连12中的至少一个和设置在半导体元件表面上的电极(未示出)进行电连接。半导体元件20的外围和导线21由设置在电路基板10的上表面侧上的密封树脂层30密封。在半导体元件20和电路基板10之间的空间中形成管芯键合材料22。以导电屏蔽层40覆盖密封树脂层30和电路基板10的侧表面1w的一部分。导电屏蔽层40连接到设置在电路基板10的侧表面(外端部)1w处的过孔14。在电路基板10的侧表面1w处暴露的过孔14中的至少一个可以设置在地(GND)电位处。因此，半导体元件20的外围、导线21、电路基板10的上表面侧和导电屏蔽层40 (其覆盖电路基板10的侧表面1w的一部分)的电位可以设置成地(GND)电位。半导体元件20例如是诸如闪速存储器和DRAM等存储器元件、诸如微处理器等运算元件、信号处理元件，等等。导线21的材料例如是金(Au)、铝(Al)、铜(Cu)，等等。第一互连层12和第二互连层13是铜(Cu)薄片、包含银(Ag)和/或铜(Cu)的导电膏等，而根据需要以镍(Ni)、金(Au)等对表面进行镀覆。过孔14例如是柱状电极。过孔14可以是其中全部部件由导电材料制成的柱状电极，或可以具有包括除了柱状电极之外的圆柱形的圆柱形电极和嵌入圆柱形电极的中空空间中的树脂等的结构。过孔14的材料是铜(Cu)、钨(W)等。导电屏蔽层40优选地由电阻率尽可能低的材料制成，以便屏蔽由半导体元件20发射的高频噪声。作为导电屏蔽层40的材料，选择例如银(Ag)、铜(Cu)、镍(Ni)、铝(Al)等。更具体地，导电屏蔽层40是具有固化的银(Ag)膏的含银(Ag)层，并且将其薄层电阻调节为Ο.ΚΩ/口)或更小。导电屏蔽层40具有几个μπι(微米)到几个ΙΟμπι的厚度，优选地为I到90 μ m。图2A和2B是根据第当前第1页1 2 3 4 本文档来自技高网...
【技术保护点】
一种半导体装置，包括：电路基板，所述电路基板包括：绝缘层、形成设置在所述绝缘层的上表面侧上的第一互连层的多个互连、形成设置在所述绝缘层的下表面侧上的第二互连层的多个互连、以及暴露表面，所述暴露表面在所述电路基板的侧表面处暴露；半导体元件，所述半导体元件安装在所述电路基板的所述上表面侧上；密封树脂层，所述密封树脂层设置在所述电路基板的所述上表面上并且将所述半导体元件密封；以及导电屏蔽层，所述导电屏蔽层覆盖所述密封树脂层和所述电路基板的端部的一部分，所述导电屏蔽层的多个位置中的任何一个位置与所述暴露表面电连接，所述暴露表面被电连接到形成所述第二互连层的所述多个互连中的任何一个互连，所述导电屏蔽层被电连接到能够变为地电位的外部连接端子中的任何一个外部连接端子；其中相邻的能够变为所述地电位的外部连接端子之间的距离、相邻的能够变为所述地电位的第二互连层之间的距离以及与能够变为所述地电位的位置连接的暴露表面之间的距离不超过所述半导体元件发射的电磁噪声的波长的一半。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：山田启寿，石田正明，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。