硅基低漏电流固支梁栅MOS管倒相器及制备方法技术

本发明专利技术是一种硅基低漏电流固支梁栅MOS管倒相器及制备方法，该倒相器由固支梁栅NMOS管和固支梁栅PMOS管构成。该倒相器的MOS管的制作在Si衬底上，其栅极是悬浮在栅氧化层上方的，形成固支梁结构。固支梁栅的下方设计有电极板，每个MOS管的电极板与该MOS管的源极短接。固支梁栅下拉电压设计为等于MOS管的阈值电压的绝对值。当在固支梁栅与电极板间的电压小于阈值电压时，固支梁栅是悬浮在栅氧化层的上方，而只有在固支梁栅与电极板间的电压达到或大于阈值电压时，固支梁栅才会下拉到贴在栅氧化层上，从而使MOS管导通。本发明专利技术在工作中增大了栅极的阻抗，减小了栅氧化层中的场强，所以减小了栅极漏电流，有效地降低了功耗。

【技术实现步骤摘要】

本专利技术提出了硅基低漏电流固支梁栅MOS管倒相器，属于微电子机械系统的

技术介绍
在集成电路发展的初期，由于电路设计的规模不大，集成度不高，芯片的生产加工占成本较大比重，人们主要关注芯片的速度及所用硅片的面积，芯片的功耗问题则没引起重视。然而，随着器件特征尺寸的不断缩小，尤其在进入深亚微米工艺之后，芯片的规模不断增大，内部集成的MOS管数目急剧增加，时钟频率越来越高。众多MOS管在很高的频率下工作，导致芯片的功耗问题变得日益突出。高功耗会使芯片过热，不仅会降低芯片性能还会缩短其使用寿命。过高的功耗还会使各种移动便携式设备不得不面临电源续航及散热等问题。因此，集成电路过高的功耗对设备的散热性能及稳定性提出了更高的要求，各种移动便携式设备的续航能力也受到越来越大的挑战。因此，低功耗设计在超大规模集成电路设计过程中越来越重要。常见的MOS管器件的功耗主要包括两方面，一方面是指MOS管工作时交流信号产生的动态功耗；而另一方面是漏电流造成的损耗。而对于漏电流主要有两种，一种是栅极电压带来的栅极漏电流，另一种时截止时源漏之间的漏电流。而目前对于MOS管器件的研究多集中在对MOS管动态功耗的降低。对漏电流的降低的研究很少。本专利技术即是基于Si工艺设计了一种具有极低的栅极漏电流的硅基低漏电流固支梁栅MOS管倒相器。
技术实现思路
技术问题:本专利技术的目的是提供一种硅基低漏电流固支梁栅MOS管倒相器及制备方法，在COMS倒相器工作时，通常希望其栅极的直流电流是为O。而实际上，由于传统MOS管的栅氧化层很薄，所以栅氧化层中的场强很大，通常会造成一定的直流漏电流。在大规模集成电路中，这种漏电流的存在会增加倒相器在工作的中的功耗，降低其性能。而这种漏电流在本专利技术中得到有效的降低。技术方案:本专利技术的硅基低漏电流固支梁栅MOS管倒相器由固支梁栅NMOS管和固支梁栅PMOS管构成，该倒相器中的MOS管制作在P型Si衬底上，其输入引线利用多晶硅制作，固支梁栅NMOS管的源极接地，固支梁栅PMOS管的源极接电源；固支梁栅NMOS管的漏极与固支梁栅PMOS管的漏极短接，对于倒相器中的MOS管，其栅极悬浮在栅氧化层上方，形成固支梁结构，两个MOS管的固支梁栅是短接的，该固支梁栅的锚区制作在栅氧化层上；固支梁栅下方设计有电极板，电极板的上方有栅氧化层的覆盖，每个MOS管电极板与该MOS管的源极短接。固支梁栅NMOS管的阈值电压设计为正，固支梁栅PMOS管的阈值电压设计为负，固支梁栅NMOS管和固支梁栅PMOS管的阈值电压的绝对值设计为相等，当输入高电平时，固支梁栅NMOS管的固支梁栅与电极板间的电压大于阈值电压的绝对值，所以固支梁栅被下拉到栅氧化层上，同时固支梁栅与固支梁栅NMOS管的源极间的电压也大于阈值电压，所以固支梁栅NMOS管导通，而固支梁栅PMOS管的固支梁栅与电极板间的电压小于阈值电压的绝对值，所以固支梁栅是悬浮的，同时固支梁栅与固支梁栅PMOS管的源极间的电压接近0，所以固支梁栅PMOS管截止，从而倒相器输出低电平，而当输入低电平时，情况恰好相反，固支梁栅NMOS管的固支梁栅悬浮，处于截止，而固支梁栅PMOS管的固支梁栅被下拉，处于导通，从而倒相器输出高电平，所以在本专利技术中的MOS管工作中，在固支梁栅和电极板之间的电压小于阈值电压的绝对值时，固支梁栅是悬浮在栅氧化层的上方，而只有在固支梁栅和电极板之间的电压达到或大于阈值电压的绝对值时，固支梁栅才会下拉到贴在栅氧化层栅氧化层上，从而使MOS管导通，相比于传统的MOS管，本专利技术由于悬浮固支梁栅的设计，栅氧化层中的场强较小，因此直流漏电流也大大减小，从而有效的降低了功耗。本专利技术的硅基低漏电流固支梁栅MOS管倒相器的制备方法如下:I)准备P型Si衬底；2)初始氧化，生长S1Jl，作为掺杂的屏蔽层；3)光刻S1Jl，刻出N阱注入孔；4)N阱注入，在氮气环境下退火；退火完成后，在高温下进行杂质再分布，形成N阱；5)去除硅表面的全部氧化层；6)底氧生长。通过热氧化在平整的硅表面生长一层均匀的氧化层，作为缓冲层。7)沉积氮化硅，然后光刻和刻蚀氮化硅层，保留有源区的氮化硅，场区的氮化硅去除；8)场氧化。对硅片进行高温热氧化，在场区生长了所需的厚氧化层；9)去除氮化硅和底氧层，采用干法刻蚀技术将硅片表面的的氮化硅和底氧全部去除。10)在硅片上涂覆一层光刻胶，光刻和刻蚀光刻胶，去除需要制作固支梁电极板位置的光刻胶。然后淀积一层Al，去除光刻胶以及光刻胶上的Al，形成电极板；11)进行栅氧化。栅氧化，形成一层高质量的氧化层。12)离子注入，调整PMOS的阈值电压；13)离子注入，调整NMOS的阈值电压；14)利用CVD技术沉积多晶娃，光刻栅图形和多晶硅引线图形，通过干法刻蚀技术亥IJ蚀多晶娃，保留输入引线和固支梁的锚区位置的多晶硅。15)通过旋涂方式形成PMGI牺牲层，然后光刻牺牲层，仅保留固支梁栅下方的牺牲层；16)蒸发生长Al ；17)涂覆光刻胶，保留固支梁栅上方的光刻胶；18)反刻Al，形成固支梁栅；19)涂覆光刻胶，光刻并刻蚀出硼的注入孔，注入硼，形成固支梁栅PMOS管的有源区；20)涂覆光刻胶，光刻并刻蚀出磷的注入孔，注入磷，形成固支梁栅NMOS管的有源区；21)制作通孔和引线；22)释放PMGI牺牲层，形成悬浮的固支梁栅。在本专利技术中，MOS管的栅极不是直接附在栅氧化层上的，而是悬浮在栅氧化层的上方，形成一个固支梁结构。本专利技术中，固支梁栅NMOS管的阈值电压设计为正，固支梁栅PMOS管的阈值电压设计为负，两个MOS管的阈值电压的绝对值设计为相同。而两个MOS管的固支梁栅的下拉电压设计为与MOS管的阈值电压的绝对值相等。当输入高电平时，固支梁栅NMOS管的固支梁栅与电极板间的电压大于阈值电压的绝对值，所以固支梁栅被下拉到栅氧化层上，同时固支梁栅与固支梁栅NMOS管的源极间的电压也大于阈值电压，所以固支梁栅NMOS管导通。而固支梁栅PMOS管的固支梁栅与电极板间的电压小于阈值电压的绝对值，所以固支梁栅是悬浮的，同时固支梁栅与固支梁栅PMOS管的源极间的电压接近0，所以固支梁栅PMOS管截止。从而倒相器输出低电平。而当输入低电平时，情况恰好相反，固支梁栅NMOS管的固支梁栅悬浮，处于截止，而固支梁栅PMOS管的固支梁栅被下拉，处于导通。从而倒相器输出高电平。所以在本专利技术中的MOS管工作中，在固支梁栅与电极板间的电压小于阈值电压的绝对值时，固支梁栅是悬浮在栅氧化层的上方，而只有在栅极与电极板间的电压达到或大于阈值电压的绝对值时，固支梁栅才会下拉到贴在栅氧化层上，从而使MOS管导通。相比于传统的MOS管，具有固支梁栅的MOS管在导通前，其固支梁栅与栅氧化层之间有一层空气，所以栅氧化层中的场强比传统的MOS较小，所以直流漏电流得到减小。有益效果:本专利技术的硅基低漏电流固支梁栅MOS管倒相器在工作中能减小栅氧化层中的场强，从而有效的减小栅极直流漏电流。从而使得本专利技术中的硅基低漏电流固支梁栅MOS管倒相器的功耗得到有效的降低。【附图说明】图1为本专利技术硅基低漏电流固支梁栅MOS管倒相器的原理图，图2为本专利技术硅基低漏电流固支梁栅MOS管倒相器的俯视图，图3为图2硅基低漏电流固支梁栅M本文档来自技高网...

【技术保护点】
一种硅基低漏电流固支梁栅MOS管倒相器，其特征是该倒相器由固支梁栅NMOS管(1)和固支梁栅PMOS管(2)构成，该倒相器中的MOS管制作在P型Si衬底(3)上，其输入引线(4)利用多晶硅制作，固支梁栅NMOS管的源极(10)接地，固支梁栅PMOS管的源极(11)接电源；固支梁栅NMOS管的漏极(14)与固支梁栅PMOS管的漏极(15)短接，对于倒相器中的MOS管，其栅极悬浮在栅氧化层(5)上方，形成固支梁结构，两个MOS管的固支梁栅(6)是短接的，该固支梁栅(6)的锚区(7)制作在栅氧化层(5)上；固支梁栅(6)下方设计有电极板(8)，电极板(8)的上方有栅氧化层(5)的覆盖，每个MOS管电极板(8)与该MOS管的源极短接。

【技术特征摘要】

【专利技术属性】
技术研发人员：廖小平，王凯悦，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏;32