基于测试模式重排序的分组测试向量之间的兼容性压缩方法技术

本发明专利技术公开了一种基于测试模式重排序的分组测试向量之间的兼容性压缩方法，对压缩后的测试向量再进行测试模式重排序，然后对重排序后的测试向量进行等分分组，使得重排序之后的完全不兼容的测试向量分组之后达到近似兼容，进而进行测试向量的进一步压缩。本发明专利技术相比现有技术具有以下优点：这个方案不需要很大的解压缩电路结构，在对测试数据重排序之后再考虑分组测试向量间的兼容性的测试数据压缩，这样利用分组测试向量间兼容性来压缩重排序后的测试向量时，能更好的增加测试数据的压缩率。

【技术实现步骤摘要】

本专利技术涉及一种集成电路测试技术，尤其涉及的是一种数据的压缩方法。
技术介绍
随着现代科技的不断发展，集成电路IC的规模也在日益增大，如今，已经发展成 为了能在一个IC中容纳十多亿个晶体管的超大规模集成（Very Large Scale Integrated circuits，VLSI)电路，并且仍在不断增大中。英特尔（Intel)创始人之一戈登·摩尔在 1965年提出了摩尔定律，其内容为：当价格不变时，IC上可容纳的晶体管数目，约每隔18个 月便会增加一倍，性能也将提升一倍。也有专家认为，IC上的晶体管特征尺寸每年以大约 10. 5%的速度减小，这导致了晶体管的密度每年以大约22. 1%的速度增长。这预示着在电 路功能越来越强大的同时，电路的集成度也日益增高，电路结构变得日趋复杂，由此也导致 了 IC复杂性的急剧提高。在上述背景下，如何保证数字IC的可靠性成为了人们研究和探 讨的焦点问题。而作为保证电路可靠性的决定性因素之一，IC测试技术既得到了长远的发 展，也遇到了巨大的挑战。 DFT指的是在一定的时间和成本前提下，通过一些设计，降低电路测试的难度，提 高测试的有效性。通过DFT，就可以控制并且观察到一些在原电路结构中难以控制和观察 到的节点。目前，DFT技术主要有扫描设计（Scan Design)，边界扫描测试（Boundary Scan Test)以及内建自测试（BIST)等。扫描设计是DFT广泛采用的方法之一，它可以大大简化 系统的测试过程，因而越来越受到重视，关于扫描测试的一系列问题也成为了人们研究的 热点，其中，如何有效降低数字IC在扫描测试过程中的功耗已经成为近年来学术界与工业 界普遍关注的焦点问题。 扫描设计的主要思想是要获得对时序元器件的可控制性和可观察性。在扫描设计 中，所有的触发器串连成为移位寄存器（称之为扫描链），触发器的逻辑值可以通过扫描移 位观察到，同时，通过扫描移位，也可以对任意触发器的逻辑值进行设置，从本质上提高了 测试的可观察性和可控制性。在实际电路的扫描设计中，如果所有的触发器都具有扫描输 入输出功能，称之为全扫描设计；如果只有部分的触发器具有扫描输入输出功能，称之为部 分扫描设计。全扫描设计是最重要的DFT方法之一，它通过一些逻辑器件将所有的触发器 连接起来，使所有触发器都具有全可控性和全可观察性，从而对电路添加测试模式。在测试 模式下，全部触发器形成一条或多条扫描链。由于触发器获取其逻辑值是通过扫描移位实 现的，所以全部触发器都可被设置成任意期望的逻辑值。尽管全扫描设计可以从很大程度 上降低测试生成的复杂性，但是也引起了较高的功耗。在扫描移位过程中，产生了大量的跳 变：测试激励内部的跳变、响应与测试激励之间的跳变以及由扫描链内部跳变引起的组合 电路跳变等等。大量的跳变使全扫描测试有较高的功耗，功耗问题已经成为了全扫描测试 研究中最重要的问题之一。 在解决当前问题的角度来看，扫描设计是将测试激励扫入到扫描链中，使电路进 入测试模式，通过扫描链将测试激励输入到组合电路，在下一个时钟周期捕获测试响应，随 后将测试响应扫出扫描链进行观测。在测试激励扫入扫描链和测试响应扫出扫描链的过程 中，扫描链内部以及和它相连的组合电路会有大量的跳变。 从各种扫描设计技术的效果来看，扫描链重排序技术通过对测试向量和扫描单元 进行重新排序，是一种很好的方案。通过选择最小成本的路径顺序来重新排序测试模式，以 降低测试的功耗。 通过对源测试集的研究发现，量化各扫描单元之间的关联度；然后根据任意两个 扫描单元之间的关联度对这个测试集构造扫描单元间的关联度图；利用关联度图来查找最 大的哈密尔顿回路，再中断找到的最大哈密尔顿回路，对中断的各个哈密尔顿路径计算其 需要的成本；最后利用有最小成本的哈密尔顿路径顺序来重新排序测试模式。但是重新排 序好的测试向量之间，它们的兼容性仍然很低。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供了一种基于测试模式重排序的分组 测试向量之间的兼容性压缩方法，利用分组测试向量间兼容性来压缩重排序后的测试向量 时，能更好的增加测试数据的压缩率。 本专利技术是通过以下技术方案实现的，一种基于测试模式重排序的分组测试向量之 间的兼容性压缩方法，对压缩后的测试向量再进行测试模式重排序，然后对重排序后的测 试向量进行等分分组，使得重排序之后的完全不兼容的测试向量分组之后达到近似兼容， 进而进行测试向量的进一步压缩。 该基于测试模式重排序的分组测试向量之间的兼容性压缩方案的具体步骤如 下： 步骤1.获得测试向量的任意两列之间的关联度，即测试向量的每两列测试模式 之间的关联度的大小等于在测试模式立方中，此两列测试模式拥有相同逻辑值的次数除以 每一列测试模式立方的个数，因为，这种关联度决定着这两列测试模式间的产生跳变的概 率，所以关联度较强的测试模式要尽可能的排列在相邻的位置，降低测试模式之间产生跳 变的概率； 步骤2.构造关联度图，在获得测试模式间的关联度后，我们就构造一个完全无向 图称为关联度图，关联度图包括顶点及顶点之间的连线，这里顶点表示每列的测试模式，连 线的权为相邻顶点的关联度； 步骤3.在关联图上查找最大的哈密尔顿回路，这里我们用的是TSP算法，通过不 断迭代最终找到一个最大的回路，即为哈密尔顿回路，对这个哈密尔顿回路，记住相邻测试 模式间的关联度，以便下一步骤计算； 步骤4.对步骤3中获得的最大哈密尔顿回路，依次查找相邻的测试模式之间最小 的权，并且中断这两个相邻的测试模式，即获得一个花费成本最低哈密尔顿路径，这里成本 最低的哈密尔顿路径的作用是，使相邻测试模式之间相同逻辑位不同的可能性达到最小， 即是各个相邻顶点间所有的（1-相邻顶点的权）权之和，对哈密尔顿回路，寻找这个回路中 权为最小的相邻顶点时，若有几个相邻顶点的权都为最小，则选最前面的相邻顶点，从选择 的这个相邻顶点上中断这个回路，即为选择的最小哈密尔顿路径； 步骤5.使用最小的哈密尔顿路径的排序方式来重新排列测试向量； 步骤6.对重排序的每一个测试向量等分分组，其目的是为了使完全不兼容的测 试向量通过分组之后能够达到组间的兼容，相当于使得测试向量之间达到近似分段兼容； 步骤7.统计分组测试向量的各对应列的数据块（包括与其反向兼容的数据块） 的出现频率，将其各个对应列中出现频率较高的数据块作为此列的参考数据块，当每列都 找到它的参考数据块的时候，就将其作为这个测试数据集的参考向量，这里参考测试向量 存储在第一个存储器中，压缩后的测试向量存储在第二个存储器中； 步骤8.参照参考向量将每个分组测试向量的对应组进行编码压缩，与参考向量 对应组的数据块兼容则压缩为0,反向兼容则压缩为1，不兼容则原数据块标记出来，使得 源测试数据集达到很好的压缩率，将压缩的测试数据存储在第二个存储器中，以便解压，然 后再把下一个分组测试向量压缩存储在第二个存储器中。 本专利技术相比现有技术具有以下优点：这个方案不需要很大的解压缩电路结构，在 对测试数据重排序之后再考虑分组测试向量间的兼容性的测试数据压缩，这样利用分组测 试向量间兼容性来压缩重排序后的测试向量时，能更好的增加测试数据的压缩率。【附图说明】 本文档来自技高网...

【技术保护点】
一种基于测试模式重排序的分组测试向量之间的兼容性压缩方法，其特征在于，对压缩后的测试向量再进行测试模式重排序，然后对重排序后的测试向量进行等分分组，使得重排序之后的完全不兼容的测试向量分组之后达到近似兼容，进而进行测试向量的进一步压缩。

【技术特征摘要】

【专利技术属性】
技术研发人员：詹文法，赵士钰，何姗姗，
申请(专利权)人：安庆师范学院，
类型：发明
国别省市：安徽;34