一种多制式信号模拟装置及方法制造方法及图纸

本发明专利技术提出了一种多制式信号模拟装置，包括：基带信号发生模块和信号调理模块；基带信号发生模块包括数字电路和模拟电路两部分；模拟电路部分包括模拟时钟电路和数模转换电路；数字电路部分包括时钟管理模块、数据发生模块、数字调制模块、FIR成形滤波模块、CIC插值模块、幅度相位校准模块；信号调理模块包括正交调制模块、宽带变频模块、幅度控制模块、放大衰减模块。本发明专利技术在FPGA内部实现基带正交调制信号，降低FPGA内部基带信号设计的复杂程度，降低对DAC采样速率和数据位宽的要求，实现载波调制信号的高指标输出，采用射频PIN幅度控制技术，实现信号幅度小步进、大动态范围。

【技术实现步骤摘要】

本专利技术涉及信号发生领域，特别涉及一种多制式信号模拟装置，还涉及一种多制式信号模拟方法。
技术介绍
多制式信号模拟装置是一种多用途的信号激励源，包括莫尔斯报信号、话报信号、调幅信号、调频信号、单边带信号等模拟制式信号，以及QAM、PSK、FSK、ASK等数字制式信号、噪声信号、干扰信号等制式信号。随着电子技术的发展，多制式信号模拟装置已经广泛的应用在无线通信、雷达、电子对抗、卫星通信等各个领域，主要应用于模拟发生各种复杂通信环境和通信对抗环境，为通信及通信对抗装备生产厂家提供综合的测试信号，为通信及通信对抗部队提供实战复杂的电磁环境，解决通信设备、电子对抗设备等装备的性能指标测试问题、维护和训练问题，提高通信装备、通信对抗装备的科研、生产、维护保障能力。当前的多制式信号模拟装置主要是基于软件无线电技术、数字信号处理技术、频率合成技术、信号调理技术，其中，核心组成部分是数字信号处理模块，根据使用的数字信号处理芯片的不同通常有三种实现方式。第一种是多数字信号处理器(DSP)方式，此方法实现的软件无线电系统一般采用多个DSP组成树状或网状结构，实现对信号的并行处理，提高了信号处理的效率。虽然多DSP方式能够通过多个处理单元对任务进行同步处理，减少了任务执行时间，但同时也导致了系统体积庞大、功耗高、成本高。第二种是数字信号处理器+专用集成电路(ASIC)方式。此方案中DSP通常作为数字信号处理与控制核心，DSP控制ASIC完成某种数字信号处理与比特流处理，每一种处理通常都要一个ASIC来完成。上述方案虽然较好的解决了速度与功耗的问题，但实质上随着系统的升级，工作模式的增加，ASIC所要求的数量也成线性增长，致使系统体积与功耗也相应增加。第三种是FPGA方式。随着FPGA技术的发展，FPGA器件速度快、密度高、功耗低、可配置性强的特点也日益突出，FPGA已经在很多领域得到了广泛的应用。FPGA现场可编程的特点也非常符合软件无线电所要求的通用性与灵活性，适合于对系统进行功能性的升级、重新配置或者进行新业务的拓展。由于受到FPGA内部时钟速率、高速接口的数据流速率以及DAC数模转换器的采样速率、奈奎斯特的影响，在FPGA通过插值等数字信号处理多制式信号数据流可以内插到数模转换器的采样速率，受到目前数模转换器的采样速率和奈奎斯特采样定理以及FPGA内部接口速率的限制，调制信号的载波频率较低，对DAC采样时钟和数据位宽要求较高，杂散较大。现有的信号模拟器存在信号样式不多，频段不能覆盖短波、超短波、卫星通信频段，FPGA内部数字域直接完成载波调制信号设计，其信号载波频率和调制信号频率受到FPGA最大时钟速率的影响，要产生更高频数据流需要精心设计数据插值合路处理、滤波处理，设计难度较大；同时对DAC采样速率、数据位宽要求较高，要覆盖更宽的频率范围需要进行多次变频处理，使得信号调理电路设计复杂，杂散信号较多，未补偿的信号平坦度较差。
技术实现思路
针对上述现有技术中的缺点，本专利技术基于FPGA的多制式、多样式基带信号发生技术、宽带正交变频技术、射频PIN幅度控制技术，提出了。本专利技术的技术方案是这样实现的:一种多制式信号模拟装置，包括:基带信号发生模块和信号调理模块；基带信号发生模块包括数字电路和模拟电路两部分；模拟电路部分包括模拟时钟电路和数模转换电路；模拟时钟电路采用锁相频率和直接数字频率合成相结合的方式实现高频、高分辨率可变时钟，为基带信号发生模块提供可变采样时钟，包括I路时钟和Q路时钟；数模转换电路对输出的高速数据流进行数模转换，产生模拟域的差分正交基带信号；数字电路部分包括时钟管理模块、数据发生模块、数字调制模块、FIR成形滤波模块、CIC插值模块、幅度相位校准模块；时钟管理模块通过FPGA内部全局时钟资源调用，采用锁相频率和直接数字频率合成相结合的方式时钟锁定，为全局所有模块提供同步时钟；数据发生模块自身产生多种数字调制源、音频数据调制源、单音调制源，完成多种模拟制式信号、数字制式信号、干扰信号、噪声信号；数字调制模块包括模拟制式信号发生模块和数字制式信号发生模块；数字调制映射模块根据实际需要进行数字调制映射；FIR成形滤波模块，限制数字信号频带范围同时减小符号间干扰，消除带内噪声；音频数据调制源和单音调制源产生的调制信号与数字调制信号以及噪声信号多选一产生差分正交基带信号，该信号与干扰信号进行数据合路，实现有效信号与干扰信号的叠加，在数字信号成形后增添CIC插值模块；幅度相位校准模块对差分正交信号数据流的幅度和相位通过数据比较进行校准，实现信号等幅、标准相位差输出；信号调理模块包括正交调制模块、宽带变频模块、幅度控制模块、放大衰减模块；正交调制模块的本振采用锁相频率和直接数字频率合成相结合的方式设计；宽带变频模块采用直接数字频率合成本振方式，将正交调制模块产生的调制信号与本振信号进行下变频，再进行窄带带通滤波器滤波；幅度控制模块采用射频PIN幅度控制方式，对宽带变频模块输出的宽带调制信号进行幅度控制；放大衰减模块采用多级射频放大器级联、再配置程控步进衰减器和宽带功率放大器。可选地，所述数字调制映射模块，对于PSK和QAM，首先根据调制格式的不同将二进制向多进制转换，然后依据星座图转换成相应的1/Q幅度值，采用RC、RRC滤波器进行频谱带宽限制；对FSK和MSK信号，PN序列转换成多进制后，再映射成相应的幅度值，并且频偏与幅度值是对应的，对其进行GAUSSIAN滤波平滑相位曲线；相位积分后对其进行正弦和余弦查表，使得平方和为1，保证信号沿着单位圆的轨迹。可选地，所述幅度控制模块采用射频PIN 二极管调制器，采用多级级联的方式，根据信号频段选择合适的调制器。可选地，采用射频扼流圈和电阻，对整个直流通路的电流进行限制并对射频信号进行屏蔽，保证通路的频率响应特性和线性衰减特性。可选地，所述射频放大器采用射频扼流圈抑制射频信号泄漏，并采用高电压串联电阻分压的方式。基于上述装置，本专利技术还提供了一种多制式信号模拟方法，上位机首先进行调制种类选择，再对该调制类型的相关参数进行设置，FPGA内部将相关参数进行计算和转换，通过数字信号处理，输出16位数据流，通过数模转换电路的数模转换实现基带信号发生；两路IQ基带差分信号通过正交调制器实现高频载波调制，然后通过宽带变频电路和信号调理电路实现信号输出。本专利技术的有益效果是:(I)充分发挥全数字波形合成信号分辨率高、稳定性好，数字滤波特性一致性高、效果好，信号样式多、调制种类多等优点，同时利用高性能正交调制电路本振信号频率范围高达6GHz、基带信号带宽高达750M当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种多制式信号模拟装置，其特征在于，包括：基带信号发生模块和信号调理模块；基带信号发生模块包括数字电路和模拟电路两部分；模拟电路部分包括模拟时钟电路和数模转换电路；模拟时钟电路采用锁相频率和直接数字频率合成相结合的方式实现高频、高分辨率可变时钟，为基带信号发生模块提供可变采样时钟，包括I路时钟和Q路时钟；数模转换电路对输出的高速数据流进行数模转换，产生模拟域的差分正交基带信号；数字电路部分包括时钟管理模块、数据发生模块、数字调制模块、FIR成形滤波模块、CIC插值模块、幅度相位校准模块；时钟管理模块通过FPGA内部全局时钟资源调用，采用锁相频率和直接数字频率合成相结合的方式时钟锁定，为全局所有模块提供同步时钟；数据发生模块自身产生多种数字调制源、音频数据调制源、单音调制源，完成多种模拟制式信号、数字制式信号、干扰信号、噪声信号；数字调制模块包括模拟制式信号发生模块和数字制式信号发生模块；数字调制映射模块根据实际需要进行数字调制映射；FIR成形滤波模块，限制数字信号频带范围同时减小符号间干扰，消除带内噪声；音频数据调制源和单音调制源产生的调制信号与数字调制信号以及噪声信号多选一产生差分正交基带信号，该信号与干扰信号进行数据合路，实现有效信号与干扰信号的叠加，在数字信号成形后增添CIC插值模块；幅度相位校准模块对差分正交信号数据流的幅度和相位通过数据比较进行校准，实现信号等幅、标准相位差输出；信号调理模块包括正交调制模块、宽带变频模块、幅度控制模块、放大衰减模块；正交调制模块的本振采用锁相频率和直接数字频率合成相结合的方式设计；宽带变频模块采用直接数字频率合成本振方式，将正交调制模块产生的调制信号与本振信号进行下变频，再进行窄带带通滤波器滤波；幅度控制模块采用射频PIN幅度控制方式，对宽带变频模块输出的宽带调制信号进行幅度控制；放大衰减模块采用多级射频放大器级联、再配置程控步进衰减器和宽带功率放大器。...

【技术特征摘要】

【专利技术属性】
技术研发人员：朱勇锋，陈应兵，
申请(专利权)人：中国电子科技集团公司第四十一研究所，
类型：发明
国别省市：山东;37