高效时间交织模数转换器制造技术

公开了一种用于将模拟输入信号转换成具有采样速率R的数字输出信号的时间交织模数转换器。该时间交织模数转换器包括：一列整数N个组成模数转换器、整数N个采样保持单元、一个或更多个数字输出处理单元和时序电路。每个组成模数转换器适于基于模数转换器操作时钟来操作以在数字输出端处提供数字信号。每个采样保持单元连接至相应的组成模数转换器的输入端并且适于基于数目M个时序信号中相应的一个来操作，其中，无时序信号被用来对采样保持单元中的两个或更多个进行时钟控制。数字输出处理单元适于基于M个时序信号中相应的一个来提供组成模数转换器的数字输出的样本作为数字输出信号的样本。时序电路适于生成模数转换器操作时钟信号和M个时序信号，每个时序信号的周期为M/R，其中，M小于或等于N。

【技术实现步骤摘要】
【国外来华专利技术】高效时间交织模数转换器
本专利技术一般地涉及模数转换器领域，更具体地，本专利技术涉及时间交织模数转换器在硅面积和/或能量方面的效率。
技术介绍
通常使用数字技术而非模拟技术来实现电子设备(诸如例如，电视机和其它音频/视频设备)。通常，数字技术变得越先进，将模拟信号转换成适于数字技术实现的数字信号的任务变得越苛刻。概念上，模数转换器(也称为ADC或A/D转换器)及其基本功能(采样保持、量化)在本领域中是熟知的，并且在本文中将不进一步详细说明。对于高采样频率，必要的或至少有益的是，使用包括若干组成(constituent)ADC的ADC结构以能够适应高采样频率。这样的结构缓解了对各个组成ADC的处理速度要求。这样的ADC结构的示例是流水线ADC和时间交织ADC(例如，并行逐次ADC)。US2011/0304489A1、WO2007/093478A1、EP0624289B1和WO2010/042051A1描述了各种示例时间交织ADC结构。WO00/44099涉及并行模数转换器(ADC)，其包括：具有输入端和输出端的至少两个A/D通道，其中模拟输入信号被转换成数字输出信号，并且其中A/D通道的每个输入端耦接至采样保持单元；包括至少两个输入端的复用单元，其中每个输入端耦接至A/D通道的输出端；用于对A/D通道进行时钟控制并且用于对复用单元进行控制的时间控制单元，其中，该模数转换器设置有用于在所谓的空闲模式与所谓的正常模式之间进行切换的装置。JPH0645936A公开了模拟/数字(A/D)转换系统，该A/D转换系统具有：用于保持信号电压的N个SH电路；N个A/D转换部；用于选择来自A/D转换部的输出之一的选择器；以及用于保持选择器的输出的数据保持电路。US2011/0128175A1公开了在频率复用通信系统中使用的宽带模数转换器。该转换器包括多个(M个)时间交织模数转换器子单元(ADC子单元)。该M个ADC子单元的采样速率FS1被选择为使相应子单元ADC的奈奎斯特(Nyquist)频率的一个或更多个整数倍位于一个或更多个保护带中，并且/或者使得FS1的一个或更多个整数倍也位于保护带中。在时间交织ADC(TIADC)的典型实现中，期望能够适应数字输出信号的各种采样频率。另一方面，设计并验证组成ADC设计以不同的时钟频率来操作会很麻烦。由此，期望能够使用针对TIADC结构中的特定的固定时钟频率而设计的组成ADC实现并且仍然能够提供数字输出信号的各种采样频率。因此，需要包括针对特定的固定时钟频率而设计的组成模数转换器的灵活的数字输出信号采样频率时间交织模数转换器。
技术实现思路
应当强调，在本说明书中使用的术语“包括”用于指定所阐述的特征、整数、步骤或部件的存在，但不排除一个或更多个其它特征、整数、步骤、部件或其组合的存在或添加。一些实施方式的目的是消除至少一些上述缺点并且提供用于操作时间交织模数转换器的方法和布置。根据第一方面，这通过将模拟输入信号转换成具有采样速率R的数字输出信号的操作时间交织模数转换器的方法来实现。时间交织模数转换器包括：一列整数N个组成模数转换器，每个组成模数转换器具有模拟输入端和数字输出端；整数N个采样保持单元，每个采样保持单元连接至N个组成模数转换器中相应的一个的模拟输入端。时间交织模数转换器还包括时序电路，该时序电路用于生成：模数转换器操作时钟信号，该模数转换器操作时钟信号的周期使得基于模数转换器操作时钟来操作的组成模数转换器能够在等于M/R的时间段期间对模拟信号样本进行数字化；以及数目M个时序信号，每个时序信号的周期为M/R，其中，M小于或等于N。该方法包括：(针对N个组成模数转换器中的数目M个组成模数转换器中的每一个，其中，M个组成模数转换器中的每一个与对应的采样保持单元相关联)使用M个时序信号中相应的一个来对相应的采样保持单元进行时钟控制以在组成模数转换器的模拟输入端处提供模拟输入信号的样本。无时序信号被用来对采样保持单元中的两个或更多个进行时钟控制。该方法还包括：(针对M个组成模数转换器中的每一个)基于模数转换器操作时钟来操作组成模数转换器以在组成模数转换器的数字输出端处提供数字信号，并且基于M个时序信号中相应的一个来提供组成模数转换器的数字输出端的数字信号的样本作为数字输出信号的样本。在一些实施方式中，时间交织模数转换器还可以包括具有N个输入端和N个输出端的时间对准器，其中，每个输出端与相应的输入端相关联，并且每个输入端连接至N个组成模数转换器中相应的一个的数字输出端。在这些实施方式中，基于M个时序信号中相应的一个来提供组成模数转换器的数字输出端的数字信号的样本作为数字输出信号的样本可以包括：使用M个时序信号中相应的一个来对时间对准器进行时钟控制，并且响应于此将数字信号从组成模数转换器的数字输出端经由时间对准器的对应的输入端传递至时间对准器的对应的输出端。时间对准器的相应输出端的数字信号具有采样速率R/M。在一些实施方式中，模数转换器操作时钟信号的周期为固定参数(通常由组成模数转换器的硬件实现来确定)。该时钟周期例如可以与系统时钟周期相同。根据一些实施方式，采样速率R可以是可变的。例如，可以根据系统时钟生成时钟周期为1/R的采样时钟信号，并且M个时序信号中的每一个可以是周期为M/R的时钟信号的等距时移副本(其中，对于时序信号之一而言，时移可以为零)，使得M个时序信号共同地提供采样时钟。根据一些实施方式，采样距离1/R可以与模数转换器操作时钟信号的周期不同。由此，采样距离1/R可以大于或小于模数转换器操作时钟信号的周期。可替选地，在一些情况下，采样距离1/R可以等于模数转换器操作时钟信号的周期。根据一些实施方式，可以基于采样速率R和组成模数转换器对输入信号进行数字化而花费的时间来确定M。例如，约束可以是：如果组成模数转换器可以在时间段T(与模数转换器操作时钟信号的特定数目的周期对应的组成模数转换器等待时间，该特定数目取决于组成模数转换器的实现)期间对输入信号进行数字化，则M为满足如下条件的整数：TR小于或等于M。该方法还可以包括对时间对准器的相应输出端的数字信号进行复用以产生数字输出信号。在一些实施方式中，该方法还可包括将M确定为满足如下条件的整数：组成模数转换器等待时间T与R的乘积小于或等于M。例如，整数M可以被确定为满足如下条件的最小整数：T与R的乘积小于或等于M。在一些实施方式中，M可以小于N，并且该方法还可以包括使不在M个组成模数转换器中的组成模数转换器进入低能量模式。低能量模式可以包括完全阻碍到相应的组成模数转换器的电力供给，或者可以包括睡眠状态，在睡眠状态下，虽然可以执行一些操作，但是与完全操作模式相比消耗较少能量。在M小于N的情况下，该方法还包括从该列N个组成模数转换器中选择M个组成模数转换器。例如可以通过与时间交织模数转换器相关联的控制器来执行该任务。可以做出选择，使得对于所有N个组成模数转换器而言处于低能量模式的组成模数转换器的平均时间相等。这可以通过循环选择、伪随机选择或任何其它统一的选择规则来实现。可替选地，可以做出选择，使得相同的(取决于M)组成模数转换器总是被选出用于低能量模式。例如，可以将低能量模式分配至处于该列物理硬件实现的一个端的N-M个组成模数转本文档来自技高网...

【技术保护点】
一种操作用于将模拟输入信号转换成具有采样速率R的数字输出信号的时间交织模数转换器的方法，其中，所述时间交织模数转换器包括：一列整数N个组成模数转换器，每个组成模数转换器具有模拟输入端和数字输出端；整数N个采样保持单元，每个采样保持单元连接至所述N个组成模数转换器中相应的一个的模拟输入端；以及时序电路，所述时序电路用于生成(120)：模数转换器操作时钟信号，所述模数转换器操作时钟信号的周期使得基于所述模数转换器操作时钟来操作的组成模数转换器能够在等于M/R的时间段期间对模拟信号样本进行数字化；以及数目M个时序信号，每个时序信号的周期为M/R，其中，M小于或等于N；所述方法包括：针对(150)所述N个组成模数转换器中的数目M个组成模数转换器中的每一个，其中，所述M个组成模数转换器中的每一个与对应的采样保持单元相关联，使用所述M个时序信号中相应的一个来对所述对应的采样保持单元进行时钟控制(160)以在所述组成模数转换器的模拟输入端处提供所述模拟输入信号的样本，其中，无时序信号被用来对所述采样保持单元中的两个或更多个进行时钟控制；基于所述模数转换器操作时钟来操作(170)所述组成模数转换器以在所述组成模数转换器的数字输出端处提供数字信号；并且基于所述M个时序信号中所述相应的一个来提供(180，190)所述组成模数转换器的数字输出端的所述数字信号的样本作为所述数字输出信号的样本。...

【技术特征摘要】
【国外来华专利技术】2013.03.08 US 61/774,9831.一种操作用于将模拟输入信号转换成具有可变采样速率R的数字输出信号的时间交织模数转换器的方法，其中，所述时间交织模数转换器包括：布置成一列的整数N个组成模数转换器，每个组成模数转换器具有模拟输入端和数字输出端，其中，每个组成模数转换器适于基于具有不受所述可变采样速率R约束的固定时钟频率的模数转换器操作时钟信号来工作、并且在组成模数转换器等待时间T期间对模拟信号样本进行数字化；整数N个采样保持单元，每个采样保持单元连接至所述N个组成模数转换器中相应的一个的模拟输入端；以及时序电路，所述时序电路用于生成(120)：所述模数转换器操作时钟信号；以及整数M个时序信号，每个时序信号的周期为M/R，其中，M小于或等于N，并且其中，M/R大于或等于T；所述方法包括：针对(150)所述N个组成模数转换器中的数目M个组成模数转换器中的每一个，其中，所述M个组成模数转换器中的每一个与对应的采样保持单元相关联，使用所述M个时序信号中相应的一个来对所述对应的采样保持单元进行时钟控制(160)以在所述组成模数转换器的模拟输入端处提供所述模拟输入信号的样本，其中，所述M个时序信号都不被用来对所述采样保持单元中的两个或更多个进行时钟控制；基于所述模数转换器操作时钟信号来操作(170)所述组成模数转换器以在所述组成模数转换器的数字输出端处提供数字信号；并且基于所述M个时序信号中所述相应的一个、通过使用所述M个时序信号中所述相应的一个对准所述组成模数转换器的数字输出端的所述数字信号的样本来提供(180，190)所述组成模数转换器的数字输出端的所述数字信号的样本作为所述数字输出信号的样本。2.根据权利要求1所述的方法，其中，所述时间交织模数转换器包括具有N个输入端和N个输出端的时间对准器，其中，每个输出端与相应的输入端相关联，并且每个输入端连接至所述N个组成模数转换器中相应的一个的数字输出端，并且其中，基于所述M个时序信号中所述相应的一个来提供所述组成模数转换器的数字输出端的所述数字信号的样本作为所述数字输出信号的样本包括：使用所述M个时序信号中所述相应的一个来对所述时间对准器进行时钟控制(180)；并且响应于使用所述M个时序信号中所述相应的一个来对所述时间对准器进行时钟控制，将所述数字信号从所述组成模数转换器的数字输出端经由所述时间对准器的对应的输入端传递(180)至所述时间对准器的对应的输出端，其中，所述时间对准器的所述对应的输出端的所述数字信号具有采样速率R/M。3.根据权利要求2所述的方法，还包括对所述时间对准器的所述对应的输出端的所述数字信号进行复用(190)以产生所述数字输出信号。4.根据权利要求3所述的方法，其中，整数M被确定为满足如下条件的最小整数：T与R的乘积小于或等于M。5.根据权利要求1至4中的任一项所述的方法，其中，M小于N，所述方法还包括：使(140)不在所述M个组成模数转换器中的组成模数转换器进入低能量模式。6.根据权利要求5所述的方法，还包括从布置成一列的所述N个组成模数转换器中选择(130)所述M个组成模数转换器。7.一种计算机设备，所述计算机设备包括计算机可读介质(500)，所述计算机可读介质(500)上具有包括程序指令的计算机程序，所述计算机程序能够被加载至数据处理单元(530)中，并且当所述计算机程序由所述数据处理单元运行时，所述计算机程序适于使根据权利要求1至6中的任一项所述的方法被执行。8.一种用于将模拟输入信号转换成具有可变采样速率...

【专利技术属性】
技术研发人员：罗尔夫·松德布拉德，埃米尔·亚尔马松，
申请(专利权)人：安娜卡敦设计公司，
类型：发明
国别省市：瑞典;SE