一种TSV通孔侧壁的平坦化方法技术

本发明专利技术公开了一种TSV通孔侧壁的平坦化方法，包括以下步骤：首先提供半导体衬底，并对半导体衬底进行刻蚀，以在半导体衬底内得到通孔；接着采用CVD工艺在通孔的侧壁淀积二氧化硅薄膜；再接着采用湿法刻蚀工艺对二氧化硅薄膜进行部分刻蚀；然后采用氟化氙气体对未覆盖二氧化硅薄膜的凸出部进行刻蚀；最后去除通孔侧壁上剩余的二氧化硅薄膜。本发明专利技术通过对TSV通孔的侧壁进行平坦化处理，大大改善了扇贝形貌，并能得到具有光滑侧壁的TSV通孔结构，降低了后续填充TSV通孔的难度，例如介质层、阻挡层、种子层的均匀连续沉积，最终减小了TSV器件失效的可能性。

【技术实现步骤摘要】

本专利技术属于半导体制造和封装
，设及一种TSV通孔侧壁的平坦化方法。
技术介绍
随着集成电路的集成度不断提高，半导体技术也持续的飞速发展。随着集成电路 技术进入32纳米甚至22纳米技术平台之后，系统复杂性、设备投资成本等方面的急剧上 升，为此，利用现代电子封装技术实现高密度的3D(=维）集成，成为了微电子电路（包括 MEM巧系统级集成的重要技术途径。 在众多的3D封装技术中，娃通孔灯虹OU曲-Silicon-Via,TSV)技术成为现在研究 的热点。目前，娃通孔结构的加工技术主要包括激光开孔、湿法各向异性刻蚀、反应离子刻 蚀技术W及Bosch(波什）刻蚀工艺等。其中Bosch刻蚀工艺具有高的刻蚀速率、非常好的 形貌控制性，并且对掩膜具有高的选择比，因此受到了人们的广泛关注，成为目前3D封装 技术中娃通孔加工的主流技术。 现有的TSV通孔的形成方法包括W下步骤：提供形成有硬掩模图形的半导体衬 底，所述硬掩模图形与通孔对应；W所述硬掩模图形为掩模，刻蚀半导体衬底形成通孔。 阳0化]由于半导体衬底通常都具有相当的厚度，形成通孔的工艺为等离子刻蚀工艺通 常为波什刻蚀技术度OSChprocess)，波什刻蚀能够形成深宽比相当高的垂直通孔，但是， 请参考图1，图1是具有扇贝形貌的TSV通孔示意图；包括半导体衬底1和TSV通孔2， 形成的TSV通孔2侧壁不光滑，凸凹不平，形似波浪，也被称为扇贝形貌（scallopingor rou曲ness)，即TSV通孔2侧壁最凸出处与最凹陷处之间的距离差可达100皿。 由于Bosch工艺在TSV通孔加工过程中刻蚀与纯化交替进行，因此在TSV通孔侧 壁上侧壁产生扇贝形貌，该侧壁结构影响后续介质层、阻挡层、种子层的均匀沉积，进而影 响铜电锻填充工艺W及器件性能。此外，扇贝形貌会导致TSV通孔侧壁上工作过程中应力、 电场不均匀分布，从而影响器件可靠性，加速器件失效。 因此，本领域技术人员亟需提供一种TSV通孔侧壁的平坦化方法，改善TSV通孔侧 壁的扇贝形貌，从而提高器件的电学性能W及良率。
技术实现思路
本专利技术所要解决的技术问题是提供一种TSV通孔侧壁的平坦化方法，改善TSV通 孔侧壁的扇贝形貌，从而提高器件的电学性能W及良率。 为了解决上述技术问题，本专利技术提供了一种TSV通孔侧壁的平坦化方法，包括W 下步骤： 步骤SOI、提供半导体衬底，并对所述半导体衬底进行刻蚀，W在所述半导体衬底 内得到通孔；其中，所述通孔的侧壁具有凸出部和凹陷部； 步骤S02、采用CVD工艺在所述通孔的侧壁淀积二氧化娃薄膜； 步骤S03、采用湿法刻蚀工艺对所述二氧化娃薄膜进行部分刻蚀；其中，所述通孔 侧壁的凸出部暴露在药液中，所述通孔侧壁的凹陷部保留部分二氧化娃薄膜； 步骤S04、对未覆盖二氧化娃薄膜的凸出部进行刻蚀； 步骤S05、去除所述通孔侧壁上剩余的二氧化娃薄膜。 优选的，步骤S04中，通入氣化氣气体对未覆盖二氧化娃薄膜的凸出部进行刻蚀， 所述凸出部的刻蚀厚度为800A~1200A。 优选的，所述氣化氣气体流量为5~15sccm，气体压力为0. 5~ITorr。 优选的，步骤S02中，所述二氧化娃薄膜的厚度为巧OA~巧0八。[001引优选的，步骤S03中，所述二氧化娃薄膜的刻蚀速率不大于30A/min，所述二氧 化娃薄膜的刻蚀厚度为！OOA~200某，刻蚀时间不小于5min。 优选的，步骤S03中，所述湿法刻蚀工艺中的刻蚀药液为DHF、B0EW及APM其中的 一种；其中，DHF中的H20:HF体积比大于200:1，BOE中的畑4F:HF的体积比大于10:1，APM 中NH4OH: &〇2: &0的体积比控制在1:1:20~1:4:5之间，且药液溫度不高于80度。 优选的，步骤S05中，采用湿法刻蚀工艺去除所述通孔侧壁上剩余的二氧化娃薄 膜。 优选的，步骤S05中，所述二氧化娃薄膜的刻蚀速率不大于5〇A/min，所述二氧化 娃薄膜的刻蚀厚度大于I()0八。 W22] 优选的，所述湿法刻蚀工艺中的刻蚀药液为DHF、BOEW及APM其中的一种； 其中，DHF中的H20:HF体积比大于150:1，BOE中的畑4F:HF的体积比大于8:1，APM中 畑禪:&〇2: &0的体积比控制在1:1:15~1:4:5之间，且药液溫度不高于80度。 优选的，所述步骤SOl包括： 步骤sola、提供形成有硬掩模图形的半导体衬底，所述硬掩模图形与通孔对应； 步骤S(Ub、W所述硬掩模图形为掩模，刻蚀半导体衬底形成通孔。 与现有的方案相比，本专利技术提供的TSV通孔侧壁的平坦化方法，通过对TSV通孔的 侧壁进行平坦化处理，大大改善了扇贝形貌，并能得到具有光滑侧壁的TSV通孔结构，降低 了填充TSV通孔的难度，例如介质层、阻挡层、种子层的均匀连续沉积，最终减小了TSV器件 失效的可能性。【附图说明】为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例中所需要使用的 附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领 域普通技术人员来讲，在不付出创造性劳动的前提下，还可W根据运些附图获得其他的附 图。 图1是现有技术中具有扇贝形貌的TSV通孔的结构示意图； 图2为本专利技术TSV通孔侧壁的平坦化方法的流程示意图； 图3至图7为本专利技术TSV通孔侧壁的平坦化方法优选实施例的剖面结构示意图。【具体实施方式】 为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的实施 方式作进一步地详细描述。本领域技术人员可由本说明书所掲露的内容轻易地了解本专利技术 的其他优点与功效。本专利技术还可W通过另外不同的【具体实施方式】加W实施或应用，本说明 书中的各项细节也可W基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或 改变。 上述及其它技术特征和有益效果，将结合实施例及附图2至7对本专利技术的TSV通 孔侧壁的平坦化方法进行详细说明。图2为本专利技术TSV通孔侧壁的平坦化方法的流程示意 图；图3至图7为本专利技术TSV通孔侧壁的平坦化方法优选实施例的剖面结构示意图。[003引如图2所示，本专利技术提供了一种TSV通孔侧壁的平坦化方法，包括W下步骤： 步骤SOI、提供半导体衬底，并对半导体衬底进行刻蚀，W在半导体衬底内得到通 孔，通孔的侧壁3具有凸出部和凹陷部（如图3所示）。 具体的，在半导体衬底上形成通孔的方法包括：步骤sola、提供形成有硬掩模图 形的半导体衬底，硬掩模图形与通孔对应；步骤SOlb、W硬掩模图形为掩模，刻蚀半导体衬 底形成通孔。其中，掩模层可W为光刻胶或硬掩膜，在半导体衬底上得到通孔后，去除半导 体衬底上的掩膜层，并可对半导体衬底进行清洗。当前第1页1 2 本文档来自技高网...

【技术保护点】
一种TSV通孔侧壁的平坦化方法，其特征在于，包括以下步骤：步骤S01、提供半导体衬底，并对所述半导体衬底进行刻蚀，以在所述半导体衬底内得到通孔；其中，所述通孔的侧壁具有凸出部和凹陷部；步骤S02、采用CVD工艺在所述通孔的侧壁淀积二氧化硅薄膜；步骤S03、采用湿法刻蚀工艺对所述二氧化硅薄膜进行部分刻蚀；其中，使所述通孔侧壁的凸出部暴露在药液中，所述通孔侧壁的凹陷部保留部分二氧化硅薄膜；步骤S04、对未覆盖二氧化硅薄膜的凸出部进行刻蚀；步骤S05、去除所述通孔侧壁上剩余的二氧化硅薄膜。

【技术特征摘要】

【专利技术属性】
技术研发人员：姚嫦娲，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：上海;31