本实用新型专利技术公开了一种基于SPI串行外设接口协议实现板间通信的系统，包括主控板以及与主控板通信连接的多个从控板，且所述主控板、从控板上均设置有CPU处理器，还包括：所述主控板、从控板上还设置与CPU通信连接的逻辑控制器、SPI串行外设接口，所述主控板与从控板通过设置在SPI接口上的数据总线进而通信连接。本实用新型专利技术提供一种基于SPI串行外设接口协议实现板间通信的系统，其能够具有结构简单，双向数据通信且传输效率高，准确性好，稳定性强的效果。
【技术实现步骤摘要】
本技术涉及一种在电子器件数据通信情况下使用的通信系统。更具体地说，本技术涉及一种用在电子器件数据通信情况的基于SPI串行外设接口协议实现板间通信的系统。
技术介绍
随着通信设备的日益复杂化，功能性接口的要求也多种多样，为了满足由此导致的电子器件增多和用户可配置性和可扩展性的要求，目前设备多采用一个主控板多个功能子卡协同工作的方式，功能子卡根据设备的配置和需求可以任意增减或替换。出于设备协同工作和网管配置等要求，设备板卡间需要数据交换，而要实现对不同设备的全面管理，需要在主控板和不同的从控板之间建立一种通信机制，形成可维护可管理的通道。目前，在分布式实时通信系统中，HDLC由于其占用线数较少，传输数据可靠而被选作为交互管理信息的板间通信总线，被广泛使用在主控板和接口板之间，它既能满足点对点的应用又能适应点对多点的应用，在系统运行过程中，多站点共用一条HDLC总线，主控板通过HDLC下行通道向各个接口板发送命令及配置数据，同时采用轮询的方式来采集接口板信息，接口板通过HDLC上行通道来向主控板反馈当前板卡状态以及其他信息，传输速率最大可达到10Mbit/S。但采用HDLC总线用于板间通信时，也存在相应的问题，其一，其在同一时刻上行方向上，只允许一个接口板向总线发送数据，使得主控板处于被动地位，没有办法实现对从控板的主动访问，进而使得二者之间不具有双工的数据通信方式；其二，其从控板向总线发送数据时，依赖于从控板CPU的I/O接口电平的不同进行限定，容易出现接口板向主控板发送错误数据包等问题，严重的话会影响其他的接口板和主控板通信，影响传输效率；其三，其采用HDLC总线用于板间通信时，为了确保数据传输的可靠性，其需要额外的增加控制电路，系统复杂化程度增加。
技术实现思路
本技术的一个目的是解决至少上述问题和/或缺陷，并提供至少后面将说明的优点。本技术还有一个目的是提供一种基于SPI串行外设接口协议实现板间通信的系统，其能够具有结构简单，双向数据通信且传输效率高，准确性好，稳定性强的效果。为了实现根据本技术的这些目的和其它优点，提供了一种基于SPI串行外设接口协议实现板间通信的系统，包括主控板以及与主控板通信连接的多个从控板，且所述主控板、从控板上均设置有CPU处理器，还包括:所述主控板和每个所述从控板上还均设置有与各自CPU处理器连接的逻辑控制器以及SPI串行外设接口 ；其中，所述主控板与每个所述从控板通过连接在各自SPI串行外设接口之间的SPI总线进行连接以建立双向数据通信链路，且处于所述双向数据通信链路收端的逻辑控制器对经过SPI总线的双向数据通信链路进行通断控制，进而通过发端的CPU处理器实现主控板与每个所述从控板之间的双向数据通信。优选的是，其中，所述逻辑控制器为FPGA现场可编程门阵列或CPLD复杂可编程逻辑器件中的任意一种。优选的是，其中，所述主控板、从控板上的SPI接口中，其时钟信号CCLK、输入数据信号Cl、输出数据信号CO和片选信号CS共用，且，主控板上的CPU或逻辑控制器作为SPI串行外设数据通信的主模式，各子板上的CPU或逻辑控制器作为数据通信的从模式。优选的是，其中，所述主控板、从控板的CPU与逻辑控制器均通过AD总线进而实现通信连接，并连接有至少一个CPU的外部中断。优选的是，其中，每个所述从控板上均设置有存储器，每个所述存储器均包括分别用于存储从控板的类型以及具体业务的多个专用寄存器优选的是，其中，所述主控板上设置有对查询到的各从控板类型及各从控板中专用寄存器个数信息进行映射存储的本地寄存器。优选的是，其中，所述主控板的CPU处理器与外部设备的主板通信连接，进而通过SPI总线对各从控板的FPGA进行在线升级配置。本技术至少包括以下有益效果:其一，由于其主控板与从控板之间通过SPI总线进行硬件连接，使其板间通信从传统的单工变为双工，相对于传统的同一时刻只允许一条通信链路进行数据通信来说，其数据通信效率得到显著提升。其二，其主控板与从控板之间通过SPI总线建立的双向通信数据链路的通断，通过逻辑逻辑控制器来实现，相对于传统的通过CPU的I/O接口来控制通断，其具有准确性高，稳定性好的效果。本技术的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本技术的研究和实践而为本领域的技术人员所理解。【附图说明】图1为本技术的一个实施例中基于SPI串行外设接口协议实现板间通信的系统的结构示意图；图2为本技术的另一个实施例中基于SPI串行外设接口协议实现板间通信的系统的数据流程示意图。【具体实施方式】下面结合附图对本技术做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。应当理解，本文所使用的诸如“具有”、“包含”以及“包括”术语并不配出一个或多个其它元件或其组合的存在或添加。图1示出了根据本技术的一种基于SPI串行外设接口协议实现板间通信的系统实现形式，包括主控板I以及与主控板通信连接的多个从控板2，且所述主控板、从控板上均设置有CPU处理器10、20，其中包括:所述主控板和每个所述从控板上还均设置有与各自CPU处理器连接的逻辑控制器11、21以及SPI串行外设接口(未示出)；其中，所述主控板与每个所述从控板通过连接在各自SPI串行外设接口之间的SPI总线3进行连接以建立双向数据通信链路，且处于所述双向数据通信链路收端的逻辑控制器对经过SPI总线的双向数据通信链路进行通断控制，进而通过发端的CPU处理器实现主控板与每个所述从控板之间的双向数据通信。采用这种方案其相对于传统的板间通信方式，因其采用了 CPU+逻辑控制器的结合方式，同时其主控板与各从控板上分别设置的SPI接口，使得其板间通信可以通过SPI数据总线进行数据交换，其可以实现双工的通信模式，大大提高的数据的传输效率，其次相对于传统的同一时刻只允许一个从控板向主控板发送信息而言，其能实现在同一时刻允许多个从控板对主控板的数据访问，另外，CPU+逻辑控制器的结合方式也使得其减少了额外的专用控制电路，简化了系统结构，具有可实施效果好，传输效率高，稳定性好的有利之处。并且，这种方式只是一种较佳实例的说明，但并不局限于此。在另一种实例中，所述逻辑控制器为FPGA现场可编程门阵列或CPLD复杂可编程逻辑器件中的任意一种。采当前第1页1 2 本文档来自技高网...
【技术保护点】
一种基于SPI串行外设接口协议实现板间通信的系统，包括主控板以及与主控板通信连接的多个从控板，且所述主控板、从控板上均设置有CPU处理器，其特征在于，还包括：所述主控板和每个所述从控板上还均设置有与各自CPU处理器连接的逻辑控制器以及SPI串行外设接口；其中，所述主控板与每个所述从控板通过连接在各自SPI串行外设接口之间的SPI总线进行连接以建立双向数据通信链路，且处于所述双向数据通信链路收端的逻辑控制器对经过SPI总线的双向数据通信链路进行通断控制，进而通过发端的CPU处理器实现主控板与每个所述从控板之间的双向数据通信。
【技术特征摘要】
【专利技术属性】
技术研发人员：谭小荣，阮圣宽，高瞻，楚巧，龚剑，周斌，
申请(专利权)人：绵阳灵通电讯设备有限公司，
类型：新型
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。