一种嵌入式多功能的视频接口模块制造技术

本实用新型专利技术涉及一种嵌入式多功能的视频接口模块，包括电源模块、全局时钟模块、视频AD转换模块、视频DA转换模块、FPGA、SDI编码模块、CameraLink接口电路、输出数据驱动模块以及串口驱动电路；电源模块向FPGA供电；全局时钟模块向FPGA提供全局时钟信号；视频AD转换模块与FPGA连接；视频DA转换模块将来自FPGA的视频数据、行信号、场信号、时钟信号转换为模拟PAL制CVBS信号输出；SDI编码模块与FPGA连接，串口驱动电路接收的TTL信号，将接收到的信号按照RS485所要求的通信协议转换为8位的数据供FPGA芯片图像处理使用。本实用新型专利技术视频接口模块体积小、重量轻，约150克。

【技术实现步骤摘要】

本技术涉及一种嵌入式多功能的视频接口模块。
技术介绍
本视频接口模块主要针对:⑴工业高速CameraLink数字相机的数据进行解码成为80位数据，并通过底槽发给多块视频跟踪板进行高速视频图像的实时跟踪。(2)本模块对来自工业高速CameraLink数字相机的数据进行解码、抽帧和高速数字图像转换PAL制和SDI (标准清晰度)数字图像的显示。(3)本模块带有FPGA芯片，可以完成视频图像的字符叠加，实时统计视频图像的最大值、均值、最小值等功能。(4)本模块具有一路CVBS解码输入，一路视频D/A输出，一路SDI输出等功能。(5)本模块带有视频输出功率驱动功能，支持PAL制视频，传输距离长达10米。(6)本模块支持RS485通讯功能，可以完成本板和外部系统的RS485串口通讯。
技术实现思路
本技术公开了一种基于嵌入式多功能的视频接口模块。本技术的技术解决方案:—种嵌入式多功能的视频接口模块，其特殊之处在于:包括电源模块、全局时钟模块、视频AD转换模块、视频DA转换模块、FPGA、SDI编码模块、CameraLink接口电路、输出数据驱动模块以及串口驱动电路；所述电源模块向FPGA供电；所述全局时钟模块向FPGA提供全局时钟信号，向视频AD转换模块时钟输入信号;所述视频AD转换模块用于将PAL制式视频信号解码为8位数据信号DEC_P、时钟信号DEC_CLK、场信号FIELD、帧同步信号VS和行同步信号HS，该数据信号经FPGA进行图像处理；所述视频DA转换模块将来自FPGA的视频数据、行信号、场信号、时钟信号转换为模拟PAL制CVBS信号输出；所述SDI编码模块用于将来自FPGA的视频数据、视频时钟进行串化处理，输出SDI视频图像；所述CameraLink接口电路用于采集工业CameraLink相机的图像数据，将图像数据LVDS差分信号、LVDS差分时钟信号转换输出为80位LVTTL视频数据信号、XPCLK时钟信号输出供FPGA处理使用；所述串口驱动电路接收的TTL信号，将接收到的信号按照RS485所要求的通信协议转换为8位的数据供FPGA芯片图像处理使用；所述输出驱动器电路用于将来自FPGA的80位LVTTL数据信号、像素时钟信号PCLK驱动输出为视频数据信号、PCLK输出信号同时供多块跟踪处理板实时跟踪目标使用。上述电源模块包括第一电源单元、第二电源单元和第三电源单元，所述第一电源单元与第二电源单元连接。上述全局时钟模块包括有源晶振。上述视频AD转换模块包括ADV7183芯片，所述ADV7183芯片接收PAL制式视频信号并进行解码处理，将解码后的8位数据信号DEC_P、时钟信号DEC_CLK、场信号FIELD、帧同步信号VS和行同步信号HS传输给FPGA ;FPGA通过I2C总线配置ADV7183解码数据。上述视频DA转换模块包括ADV7179芯片和AD8051驱动芯片，所述ADV7179芯片将来自FPGA芯片的视频数据ENC_P、行信号ENC_HS、场信号ENC_VS、时钟信号ENC_CLK转换为模拟PAL制CVBS信号并经过AD8051驱动芯片放大输出。上述SDI编码模块包括CLC020芯片和SDI接口，所述CLC020芯片用于将视频数据DA、视频时钟DA_CLK串化生成标清的SDI视频图像并通过SDI接口输出。上述CameraLink接口电路包括DS90CR288A芯片，所述DS90CR288A芯片用于采集工业CameraLink相机的图像数据，将图像数据的LVDS差分信号、LVDS差分时钟信号转换为80位LVTTL视频数据信号、XPCLK时钟信号输出供FPGA处理使用。上述串口驱动电路包括MAX3430芯片，通过MAX3430芯片用于和外部系统通讯。上述输出驱动器电路包括SN74LVTH16245A芯片，所述SN74LVTH16245A芯片用于将80位LVTTL视频信号和像素时钟信号PCLK驱动输出为视频数据信号、PCLK输出信号同时供多块跟踪处理板实时跟踪目标使用。上述FPGA包括视频AD转DA模块、配置模块、字符叠加模块、CameraLink转DA模块、CameraLink解码模块、最大值最小值均值模块、80位数据模块以及收发转换模块，所述视频AD转DA模块用于接收视频AD转换模块输出的8位数据信号DEC_P、时钟信号DEC_CLK、场信号FIELD、帧同步信号VS和行同步信号HS，并按照数字视频DA编码芯片的要求格式产生DA视频数据和DA时钟信号，发送给字符叠加模块，供字符叠加模块使用；所述CameraLink转DA模块用于接收CameraLink接口电路发送的80位LVTTL视频数据信号和XPCLK时钟信号，并将其转化为PAL制视频数据流，并按照DA编码芯片的要求输出，发送给字符叠加模块，供字符叠加模块使用；所述字符叠加模块:接收DA视频数据、DA时钟信号对其视频数据流进行字符叠加，输出为带有字符的DA视频数据和DA时钟信号；该输出信号分两路输出，一路输出给视频DA转换模块，一路输出给SDI编码模块；接收PAL制视频流，进行字符叠加，输出为带有字符的DA视频数据和DA时钟信号；该输出信号分两路输出，一路输出给视频DA转换模块，一路输出给SDI编码模块；所述CameraLink解码模块接收CameraLink接口电路发送的80位LVTTL视频数据信号和XPCLK时钟信号，后转换为80位的LVTTL视频数据信号、XPCLK时钟信号、FVAL帧信号、LVAL行信号，输出给80位数据模块；所述80位数据模块接收80位的LVTTL视频数据信号、XPCLK时钟信号、FVAL帧信号和LVAL行信号，后转换为80位LVTTL视频数据信号、XPCLK时钟信号、FVAL帧信号、LVAL行信号、14位输出使能信号和14位控制方向信号，输出给输出数据驱动模块；所述最大值最小值均值模块接收CameraLink接口电路发送的80位LVTTL视频数据信号和XPCLK时钟信号，实时计算出整幅图像像素的最大值、最小值和平均值，并输出最大值、最小值和平均值给RS485收发转换模块；所述RS485收发转换模块接收最大值、最小值、平均值数据，按照RS485要求转换为串行的TTL信号并输出给串口驱动电路模块；所述配置模块通过I2C总线配置ADV7183的解码数据。本技术所具有的优点:1、本技术视频接口模块体积小、重量轻，约150克。2、可以本技术的嵌入式视频跟踪器的视频数据的转发、预处理和视频图像的显不O3、本技术视频接口模块也可以用于工业、军工及国防工业的现场视频监视。4、本技术视频接口模块可以用于工业高速数字相机的数据采集、转发及显不O5、本技术视频接口模块可以用于工业模拟相机的数据采集、转发及PAL制视频的显示。6、本技术视频接口模块可以用于视频图像的预处理，包括字符叠加、图像均值、最大值、最小值等，为后端视频跟踪器的多块视频跟踪处理板提供预处理数据。7、本技术视频接口模块可以完成工业CameraLink数字相机的多种帧频的视频图像采集显示及转发。【附图说明】图1为本技术嵌入式多功能的视频接口模块的结构示意图；图2为电源模块原理框图；图3为全局时钟模本文档来自技高网...

【技术保护点】
一种嵌入式多功能的视频接口模块，其特征在于：包括电源模块、全局时钟模块、视频AD转换模块、视频DA转换模块、FPGA、SDI编码模块、CameraLink接口电路、输出数据驱动模块以及串口驱动电路；所述电源模块向FPGA供电；所述全局时钟模块向FPGA提供全局时钟信号，向视频AD转换模块时钟输入信号；所述视频AD转换模块用于将PAL制式视频信号解码为8位数据信号DEC_P、时钟信号DEC_CLK、场信号FIELD、帧同步信号VS和行同步信号HS，该数据信号经FPGA进行图像处理；所述视频DA转换模块将来自FPGA的视频数据、行信号、场信号、时钟信号转换为模拟PAL制CVBS信号输出；所述SDI编码模块用于将来自FPGA的视频数据、视频时钟进行串化处理，输出SDI视频图像；所述CameraLink接口电路用于采集工业CameraLink相机的图像数据，将图像数据LVDS差分信号、LVDS差分时钟信号转换输出为80位LVTTL视频数据信号、XPCLK时钟信号输出供FPGA处理使用；所述串口驱动电路接收的TTL信号，将接收到的信号按照RS485所要求的通信协议转换为8位的数据供FPGA芯片图像处理使用；所述输出驱动器电路用于将来自FPGA的80位LVTTL数据信号、像素时钟信号PCLK驱动输出为视频数据信号、PCLK输出信号同时供多块跟踪处理板实时跟踪目标使用。...

【技术特征摘要】

【专利技术属性】
技术研发人员：张永康，田雁，许朝晖，冯谋朝，丁璐，田广元，
申请(专利权)人：中国科学院西安光学精密机械研究所，
类型：新型
国别省市：陕西;61