一种沟槽型功率MOSFET的制造方法技术

本发明专利技术提供一种沟槽型功率MOSFET的制造方法，采用四次掩膜，四次光刻，完成器件的生产，节省有源区光刻掩膜，多晶硅光刻研磨，源区光刻掩膜。将保护环区光刻与有源区光刻集成在一起，形成保护环窗口与有源区窗口；多晶硅具体实现方法为在硅片表面淀积多晶硅，填充进沟槽，然后再刻蚀多晶硅，最后只留下沟槽中的多晶硅作为MOSFET器件的栅电极，其中宽沟槽中的多晶硅可以作为栅极的接触区，而不必单独进行多晶光刻形成多晶硅接触区域；通过接触区刻蚀时，对接触区的硅进行一定深度的刻蚀，确保接触区下的源区被刻蚀穿透，从而减少源区光刻掩膜。本发明专利技术的工艺方法与现有沟槽功率MOSFET制造工艺兼容，掩膜数量少，简化流程，降低成本，提高生产成品率。

【技术实现步骤摘要】

本专利技术属于半导体
，特别是涉及一种沟槽型功率MOSFET的制造方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度，更大的数据存储量以及更多的功能，半导体晶片朝向更高的元件密度，高集成度方向发展，对其物理结构和制造工艺的要求越来越高，金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor, M0SFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管(field-effect transistor)。MOSFET依照其“通道”(工作载流子)的极性不同，可分为“N型”与“P型”的两种类型，通常又称为NM0SFET与PM0SFET，其他简称尚包括NMOS、PMOS等。因其具有开关速度快，输入阻抗高，频率特性好的特点，得到了广泛的应用，对于传统的M0SFET，一般通过增大外延层厚度和降低外延层掺杂浓度的方式提高击穿电压。在传统制造MOSFET工艺中，常常使用6-7层光刻掩膜，工艺流程复杂，制造成本较高。中国专利CN104733535A公开了一种功率M0SFET，包括:衬底，外延层，外延层覆盖衬底，源掺杂区，源掺杂区位于外延层内；阱区，阱区位于外延层内且位于源掺杂区下方；多晶源极，多晶源极被外延层包围且位于芯片表面下方；多个浮空电极，浮空电极被外延层包围且位于多晶源极下方；电容介质层，电容介质层位于浮空电极之间，浮空电极与多晶源极之间，以及位于最下方的浮空电极与外延层之间；以及侧壁介质层，侧壁介质层位于外延层与多晶源极之间，以及外延层与浮空电极之间，此功率MOSFET兼具了 CC-M0SFET与SJ-M0SFET的优点，但是结构复杂，制备工艺难度较大，成本偏高，不利于市场竞争。中国专利CN 102479713 A公开了一种MOSFET制造方法及M0SFET，该方法包括:在外延层表面上形成栅氧化层和多晶硅栅；在外延层表面内形成源区；进行源区氧化，在源区表面上多晶硅栅和源区之间的空隙中，形成氧化物；同时此专利提供了一种M0SFET，包括外延层、形成于外延层表面内的源区、形成于外延层表面上的栅氧化层和多晶硅栅，在所述MOSFET的源区表面上，多晶硅栅和源区之间的空隙中，设置有采用热氧化生长工艺形成的氧化层。本专利技术实施例中，源区表面形成的氧化物填充了多晶硅栅边缘和源区之间的间隙，同时增加了栅区边缘的栅氧化层的厚度，因此，能够减小栅区边缘的栅氧化层被击穿的可能性，但是此方法工艺复杂，成本偏高，不利于市场竞争。
技术实现思路
为解决MOSFET制造工艺复杂，成本较高的问题，我们提出了沟槽型功率MOSFET的制造方法，采用本专利技术可以达到工艺简化，成本较低的目的。本专利技术是通过以下技术方案实现的:为达到上述目的，我们提出了一种沟槽型功率MOSFET的制造方法，步骤如下:(I)米用N+晶向作为原始娃片衬底，在其上生长娃抛光外延片作为N-外延层，制得原始娃材料；(2)在步骤(I)中的原始硅材料上氧化生长二氧化硅场氧化层，其厚度为6000-10000 埃；(3)第一次掩膜:在场氧化层上进行有源区和保护环光刻和腐蚀；(4)第一次掩膜结束后，再生长一层薄氧化层，其厚度为300-500埃，作为后续离子注入的垫氧化层，然后进行阱区和P型保护环区注入，并在1100-1175°C，N2气氛下，运行一定的时间推进杂质，形成一定结深的扩散区，形成阱区和终端保护环区； (5)第二次掩膜:淀积沟槽刻蚀的硬掩膜，厚度为5000-10000埃，涂一层光致抗蚀剂，进行光刻构图；刻蚀暴露区域的硬掩膜，当刻蚀进行到硅表面时，停止刻蚀，然后去除光致抗蚀剂，如此第二层掩膜的图形即从光刻胶层上转移到硬掩膜层上，然后再以硬掩膜做保护，继续刻蚀硅，使沟槽达到一定的深度后，停止刻蚀，形成沟槽，使用湿法工艺刻蚀去除剩余的硬掩膜；(6)第二次掩膜结束后，生长一层300-1000埃厚度的二氧化硅层，作为栅氧化层；淀积多晶硅层，厚度为8000-15000埃，覆盖整个硅片，并填充进沟槽，然后进行多晶硅等离子刻蚀，仅保留沟槽内的多晶硅，作为多晶硅栅电极；(7)多晶硅刻蚀后，进行砷注入，形成N+源极，淀积一层5000-8000埃的硼磷硅玻璃(BPSG)，并在800-950°C，N2气氛下高温回流一段时间，使表面平坦化，同时激活推进N+源区；(8)第三次掩膜:涂附一层光致抗蚀剂，进行接触孔区域的光刻，通过干法刻蚀的方法，去除接触孔区域的硼磷硅玻璃(BPSG)和一定深度(确保N+源层被刻透)的硅，形成栅电极接触孔，源极接触孔；(9)进行接触区硼注入形成P+区，然后采用快速退火工艺，激活注入的硼离子；(10)第四次掩膜:溅射一层4-8 μm左右厚的金属，之后涂覆一层光致抗蚀剂，进行光刻构图，暴露需要隔离的区域，然后进行金属刻蚀，将器件表面的金属终端、源极金属和栅极金属的金属分隔开；最后在400-450°C，氮气或氮氢混合气体中运行一定时间，进行金属合金处理；(11)进行硅片背面减薄，并在背面淀积一定厚度的钛、镍、银复合金属层作为器件的漏极。优选地，上述步骤(5)中硬掩膜为氮化硅层或者二氧化硅层。本专利技术的有益效果是:1、简化了工艺流程，降低了制造成本，有助于提高生产成品率。【附图说明】图1为原始娃外延片的不意图；图2为本专利技术进行有源区及保护环光刻腐蚀后的示意图；图3为本专利技术进行有源区和终端保护环注入及高温退火后的示意图图4为本专利技术进行沟槽光刻后的示意图；图5为本专利技术进行沟槽刻蚀以及去除光刻胶和硬掩膜后的示意图；图6为本专利技术进行栅氧化层生长和多晶硅淀积、刻蚀后的示意图；图7为本专利技术进行源区注入后的示意图；图8为本专利技术进彳丁介质层淀积、回流后的不意图；图9为本专利技术进行接触孔光刻、刻蚀和接触孔杂质注入、快速热退火后的示意图；图10为本专利技术进行金属淀积、金属刻蚀后的示意图；图11为本专利技术进行背面硅减薄、金属淀积后的示意图。【具体实施方式】为了使本专利技术所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。实施例1参阅图1原始硅片衬当前第1页1 2 本文档来自技高网...

【技术保护点】
一种沟槽型功率MOSFET的制造方法，其特征在于，步骤如下：(1)采用N+晶向作为原始硅片衬底，在其上生长硅抛光外延片作为N‑外延层，制得原始硅材料；(2)在步骤(1)中的原始硅材料上氧化生长二氧化硅场氧化层，其厚度为6000‑10000埃；(3)第一次掩膜：在场氧化层上进行有源区和保护环光刻和腐蚀；(4)第一次掩膜结束后，再生长一层薄氧化层，其厚度为300‑500埃，作为后续离子注入的垫氧化层，然后进行阱区和P型保护环区注入，并在1100‑1175℃，N2气氛下，运行一定的时间推进杂质，形成一定结深的扩散区，形成阱区和终端保护环区；(5)第二次掩膜：淀积沟槽刻蚀的硬掩膜，厚度为5000‑10000埃，涂一层光致抗蚀剂，进行光刻构图；刻蚀暴露区域的硬掩膜，当刻蚀进行到硅表面时，停止刻蚀，然后去除光致抗蚀剂，如此第二层掩膜的图形即从光刻胶层上转移到硬掩膜层上，然后再以硬掩膜做保护，继续刻蚀硅，使沟槽达到一定的深度后，停止刻蚀，形成沟槽，使用湿法工艺刻蚀去除剩余的硬掩膜；(6)第二次掩膜结束后，生长一层300‑1000埃厚度的二氧化硅层，作为栅氧化层；淀积多晶硅层，厚度为8000‑15000埃，覆盖整个硅片，并填充进沟槽，然后进行多晶硅等离子刻蚀，仅保留沟槽内的多晶硅，作为多晶硅栅电极；(7)多晶硅刻蚀后，进行砷注入，形成N+源极，淀积一层5000‑8000埃的硼磷硅玻璃(BPSG)，并在800‑950℃，N2气氛下高温回流一段时间，使表面平坦化，同时激活推进N+源区；(8)第三次掩膜：涂附一层光致抗蚀剂，进行接触孔区域的光刻，通过干法刻蚀的方法，去除接触孔区域的硼磷硅玻璃(BPSG)和一定深度(确保N+源层被刻透)的硅，形成栅电极接触孔，源极接触孔；(9)进行接触区硼注入形成P+区，然后采用快速退火工艺，激活注入的硼离子；(10)第四次掩膜：溅射一层4‑8μm左右厚的金属，之后涂覆一层光致抗蚀剂，进行光刻构图，暴露需要隔离的区域，然后进行金属刻蚀，将器件表面的金属终端、源极金属和栅极金属的金属分隔开；最后在400‑450℃，氮气或氮氢混合气体中运行一定时间，进行金属合金处理；(11)进行硅片背面减薄，并在背面淀积一定厚度的钛、镍、银复合金属层作为器件的漏极。...

【技术特征摘要】

【专利技术属性】
技术研发人员：王新强，王丕龙，李向坤，
申请(专利权)人：青岛佳恩半导体有限公司，
类型：发明
国别省市：山东;37