带有热敏电阻阵列的集成结构及像元电路制造技术

本实用新型专利技术主要涉及非制冷类之红外感测领域，确切地说，是提供一种基于MEMS技术在焦平面阵列感测器件中较佳的来布局热敏电阻并提供相应的集成结构，一并也披露了集成有热敏电阻阵列的一种像元电路，构建了一包括多个热敏电阻的阵列，每个热敏电阻包括四个角落，每个角落形成一切口，该热敏电阻的阵列中设置有共享端子，第一热敏电阻中形成有第一导电臂，第二热敏电阻形成有第二导电臂，第一导电臂与第二导电臂连接，通过本技术方案，减小了相邻热敏电阻之间串扰和寄生电容和寄生电阻，可极大提高像元的集成度或填充比，从像元组成的阵列角度分析，整体面积相当现有技术减少可至少20％以上，而且便于工艺制造。

【技术实现步骤摘要】

本技术主要涉及非制冷类之红外感测领域，确切地说，是提供一种基于MEMS技术在焦平面阵列感测器件中较佳的来布局热敏电阻并提供相应的集成结构，一并也披露了集成有热敏电阻阵列的一种像元电路。
技术介绍
非制冷红外探测器件广泛用作热感测，例如基于红外辐射的热效应。传统的感测器件多见于热堆、热释电和微-测福射热仪(Micro-bolometer)等，基于微桥(Micro-bridge)结构的测福射热仪趋于被广泛应用，通过感知红外福射热效应弓I起热敏电阻之阻值浮动变化而响应出相应的辐射强度变化。红外成像是在可见光波段范围之外的感测延伸，而焦平面阵列是红外成像的敏感元器件，主导了红外成像的质量。影响焦平面阵列中像元的因素是多方面的，譬如像元间的绝热或吸收率差异、阻值变化和电阻温度系数等，典型的例如现有技术在优化像元阵列面积过大的问题还苛待改善，主要由于相邻热敏电阻的两个端口都是独立的，它们并不会随半导体制造线宽的减小而成比例减小，则容易造成像元阵列面积较大。另外，端口和像元的布置不恰当极易在相邻热敏电阻之间诱发负面的串扰和寄生电容以及寄生电阻等。在没有额外增加器件尺寸的前提下，如何实现热敏电阻焦平面阵列的较佳布局并兼容当前制造工艺和解决现存的负面因素，是现有技术面临的困惑。
技术实现思路
在本技术的一个实施例中，提供了一种热敏电阻集成结构，主要包括:包含多个热敏电阻的阵列，每个热敏电阻的具有四个角部，每个角部各形成一个切口，其中，所述阵列中，由任意相邻的两列与任意相邻的两行限定出两对热敏电阻，在其中一对呈对角对称设置的热敏电阻和另一对呈对角对称设置的热敏电阻的公共对称中心位置处，籍由该两对热敏电阻的最邻近该中心位置处的各个切口布局形成一空置区；设于所述空置区的共享端子；阵列中任意一列设有前后相邻的第一、第二热敏电阻，所述第一热敏电阻背离于第二热敏电阻的一个第一角部处连接有第一导电臂，所述第二热敏电阻背离于第一热敏电阻的一个第二角部处连接有第二导电臂；第一热敏电阻的与其第一角部互为对角的一个第三角部处的切口和第二热敏电阻的与其第二角部互为对角的一个第四角部处的切口两者位置处的一个共享端子与第一、第二导电臂连接。上述的热敏电阻集成结构，第一导电臂沿着第一热敏电阻的边缘从第一热敏电阻的第一角部以第一时针方向延伸到第一热敏电阻的第三角部处，第二导电臂沿着第二热敏电阻的边缘从第二热敏电阻的第二角部以第二时针方向延伸到第二热敏电阻的第四角部处，从而将第一、第二导电臂连接到最邻近第一热敏电阻的第三角部的切口和第二热敏电阻的第四角部的切口设置的一个共享端子上。上述的热敏电阻集成结构，连接于第一热敏电阻的第三角部处的一个第三导电臂沿着第一热敏电阻的边缘从第一热敏电阻的第三角部以第一时针方向延伸到第一热敏电阻的第一角部处，并与设置于最邻近第一热敏电阻的第一角部的切口处的一个共享端子连接。上述的热敏电阻集成结构，连接于第二热敏电阻的第四角部处的一个第四导电臂沿着第二热敏电阻的边缘从第二热敏电阻的第四角部以第二时针方向延伸到第二热敏电阻的第二角部处，并与设置于最邻近第二热敏电阻的第二角部的切口处的一个共享端子连接。上述的热敏电阻集成结构，第一导电臂位于第一、第二热敏电阻两者之间缝隙中的一部分和第二导电臂位于第一、第二热敏电阻两者之间缝隙中一部分并排设置并且相互平行延伸，从而将第一、第二导电臂连接到最邻近第一热敏电阻的第三角部的切口处和第二热敏电阻的第四角部的切口处所设置的一个共享端子上。上述的热敏电阻集成结构，在阵列的任意一列中包含了多个由第一、第二热敏电阻两者构成的基本电阻单元或直接称为电阻单元，任意一个基本电阻单元中最邻近第二热敏电阻的第二角部的切口设置的一个共享端子和相邻的下一个基本电阻单元中最邻近第一热敏电阻的第一角部的切口设置的一个共享端子是同一共享端子。上述的热敏电阻集成结构，在阵列中以将同一列任意前后相邻的两个热敏电阻相互电性连接的方式，进一步将同一列的所有热敏电阻都予以串联连接，而阵列中任意的同一行的热敏电阻相互之间设置为彼此没有电性连接。在本技术的一个实施例中，提供了一种带有热敏电阻阵列的像元电路，主要包括:包含多个基本像元单元或直接称为像元单元的阵列，任意一列中每行的基本像元单元都包括一个电阻及与该电阻串联的两个开关；设置同一列的所有电阻中任意相邻的三个电阻，其中位于中间位置的电阻两端分别与前后相邻的两个电阻相连，从而将同一列中所有电阻都串联连接；同一列中每行的一个电阻的一端与一个第一节点之间连接有该行的一个开关而该电阻的另一端与一个第二节点之间连接有该行的另一个开关，读取第一、第二节点间的阻值受同一列中各行基本像元单元各自的两个开关的控制。上述带有热敏电阻阵列的像元电路，在第一节点和第二节点读取同一列的各个电阻的方式包括，提供数量等于同一列中行数的一系列不同时序脉冲信号分别驱动不同行的基本像元单各自的开关，其中同一列中任意一行的两个开关受到同一个时序脉冲信号的驱动。上述带有热敏电阻阵列的像元电路，籍由一系列非交叠的时序脉冲信号，使各行的开关按照从首行到末行的顺序依次先后执行接通一段预设时间后再断开，并且在提供给任意前后相邻的两行基本像元单元的两个时序脉冲信号中，驱动前一行基本像元单中开关的前一个时序脉冲信号的第一逻辑状态结束的时刻，与驱动后一行基本像元单中开关的后一个时序脉冲信号进入第一逻辑状态的时刻之间设置一个预设延迟时间。在本技术的一个实施例中，提供了一种带有热敏电阻阵列的像元电路的读取方法，主要包括以下步骤:在包含多个基本像元单元的阵列中，设置任意一列中每行的基本像元单元都包括一个电阻及与该电阻串联的两个开关；将同一列的所有电阻中任意相邻的三个电阻相连，其中位于中间的电阻两端分别与前后相邻的两个电阻相连，从而将同一列中所有电阻都串联连接；在同一列中每行的一个电阻的一端与一个第一节点之间连接一个属于该行的开关而该电阻的另一端与一个第二节点之间连接属于该行的另一个开关；提供数量等于同一列中行数的一系列时序脉冲信号，分别驱动该列中不同行的基本像元单各自的开关，使同一列中任意一行的两个开关受到同一个时序脉冲信号的驱动；同列中各行的开关按照从首行到末行的顺序先后执行接通一段预设时间后再断开，驱动任意前后相邻的两行基本像元单元的两个时序脉冲信号中，驱动前一行基本像元单中开关的前一个时序脉冲信号的第一逻辑状态结束的时刻，与驱动后一行基本像元单中开关的后一个时序脉冲信号进入第一逻辑状态的时刻之间设置一个预设延迟时间。本技术的优点及使用本技术达到的有益效果:本技术的技术方案，通过相邻热敏电阻的端口共享，减小了相邻热敏电阻之间串扰和寄生电容和寄生电阻，可极大提高像元的集成度或填充比，从像元组成的阵列角度分析，整体面积相当现有技术减少可至少20%以上，而且便于工艺制造。【附图说明】阅读以下详细说明并参照以下附图之后，本技术的特征和优势将显而易见:图1示范性的展示了热敏电阻阵列中两行两列限定的两对热敏电阻的俯视平面图。图2是二维热敏电阻阵列作为焦平面阵列的示意图。图3是以带有热敏电阻阵列的像元电路中单独一列热敏电阻作为示范的示意图。图4是驱动单独一列中不同行的开关的一系列时序本文档来自技高网...

【技术保护点】
一种热敏电阻集成结构，其特征在于，包括：包含多个热敏电阻的阵列,每个热敏电阻的具有四个角部，每个角部各形成一个切口,其中,所述阵列中，由任意相邻的两列与任意相邻的两行限定出两对热敏电阻，在其中一对呈对角对称设置的热敏电阻和另一对呈对角对称设置的热敏电阻的公共对称中心位置处，籍由该两对热敏电阻的最邻近该中心位置处的各个切口布局形成一空置区；设于所述空置区的共享端子；阵列中任意一列设有前后相邻的第一、第二热敏电阻，所述第一热敏电阻背离于第二热敏电阻的一个第一角部处连接有第一导电臂，所述第二热敏电阻背离于第一热敏电阻的一个第二角部处连接有第二导电臂；第一热敏电阻的与其第一角部互为对角的一个第三角部处的切口和第二热敏电阻的与其第二角部互为对角的一个第四角部处的切口两者位置处的一个共享端子与第一、第二导电臂连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘华瑞，马清杰，
申请(专利权)人：中航重庆微电子有限公司，
类型：新型
国别省市：重庆;85