片上电流测试电路制造技术

本发明专利技术涉及片上电流测试电路。公开了一种包括处理器的集成电路，该集成电路还具有用于间接地测量处理器中的静态电流的片上电流测试电路。集成电路的供电电压引脚接收来自外部测试单元的供电电压以给处理器提供电力。当处理器与供电电压隔离并且时钟信号停止时，片上测试电路在预定的测试期T内测量处理器两端的电压变化。电压变化提供对与处理器对应的静态电流的指示。

【技术实现步骤摘要】

本专利技术一般地涉及具有片上（on-chip)电流测试电路的集成电路，并且更特别 地，涉及具有用于测试静态电流（quiescent current)的片上测试电路的集成电路。
技术介绍
随着处理器的发展，每单位面积的集成电路的晶体管数大约每两年就翻倍（摩尔 定律），这意味着处理器正不断缩小。随着处理器缩小，泄漏电流变得更为显著且较不可预 测，这会使得在测试集成电路时难以区分具有天然较高的泄漏电流的适当操作电路与本应 具有天然较低的泄漏电流、但实际上由于制造缺陷而具有高泄漏的有缺陷电路。 一种用于针对制造故障来测试集成电路的已知技术是Iddq测试，该Iddq测试在 电路没有正在开关（即，未受时钟控制）并且输入被保持于基本上恒定的值时测量供电电 流（也称为"静态电流"）IdcL 一种用于测试集成电路的可替代技术是扫描测试，该扫描测试涉及：将像触发器 或锁存器一样的电路元件连接成链（将锁存器/触发器替换为扫描单元），并且经由测试接 口将由自动测试图形生成（ATPG)软件生成的测试向量供应给使用测试控制器的系统。被 测器件的状态然后能够受到控制并且通过读取数字引脚来观察，以检测制造缺陷。测试图 形的生成需要对基础的集成电路设计有详细的了解，并且由于设计和逻辑布局，通常会存 在无法经由扫描测试来测试的集成电路的一些区域，这能够导致集成电路通过生产测试但 是在客户应用中出故障。 Iddq测试是有用的，因为它允许简单地通过测量泄漏电流来针对众多可能的故障 对集成电路进行检查。执行Iddq测试需要小的测试向量集合，因为经由泄漏电流而使缺陷 暴露能够取决于门电路在进行测量时被设定为〇还是1。Iddq测试由于需要相对于扫描测 试较小的测试向量集合而允许简单的测试生成，并且在以小的电路面积和设计时间开销来 识别一系列电路缺陷方面能够是有效的。 Iddq测试通常使用电流表和昂贵的自动测试设备来执行。Iddq测试存在一个问 题：它需要电流测量，这通常涉及在执行测量之前等待较长的时间（相对于在扫描测试中 读取数字引脚所耗费的时间）以让集成电路进入静止状态并且让Idd电流稳定下来。这种 电流稳定时间还能够由于噪声而引起测试结果的测试误差。因而，有利的是具有一种有效 的方式来执行Iddq测试。【附图说明】 本专利技术，以及本专利技术的目的及优点，可以通过连同附图一起来参考下面关于优选 实施例的描述而获得最佳的理解，在附图中： 图1是用于对集成电路执行静态电流测量的测试系统的示意性框图； 图2是根据本专利技术的一种实施例的图1的测试功能块的示意性框图； 图3是用于示出图2的测试功能块的控制时序的时序图； 图4是根据本专利技术的第二实施例的具有可编程电流源的测试功能块的示意性框 图；以及 图5是示出在图2和4的测试功能块中执行的静态电流测量的控制时序的流程 图。【具体实施方式】 下面结合附图来阐明的详细描述意指作为关于本专利技术的当前优选实施例的描述， 而并非意指表示本专利技术可以实施的唯一形式。应当理解，相同的或等同的功能可以通过意 指包含于本专利技术的精神和范围之内的不同实施例来实现。在附图中，通篇使用相同的附图 标记来指示相同的元件。而且，术语"包含"、"包括"或者它们的任何其他变体意指涵盖非 排他性的包括，使得包括一系列元件或步骤的模块、电路、器件构件、结构和方法步骤不是 仅包括那些元件或步骤，而是可以包括没有明确列出的或者此类模块、电路、器件构件或步 骤所固有的其他元件或步骤。通过"包括…"继续的元件或步骤在没有更多约束的情况下 不排除会存在包括该元件或步骤的附加的相同元件或步骤。 在一种实施例中，本专利技术提供一种集成电路，包括：配置用于连接至外部测试单元 以接收供电电压的供电电压输入引脚，配置用于执行由时钟信号控制的处理操作且由供电 电压供电的处理电路，以及用于测试处理电路的操作的片上测试电路。片上测试电路被配 置用于在处理电路与供电电压隔离并且时钟信号停止时于预定的测试期T内测量处理电 路两端的电压变化。电压变化提供对与处理电路对应的静态电流的指示。 在另一种实施例中，本专利技术提供一种用于测试集成电路的方法，该集成电路具有 配置用于执行由时钟信号控制的处理操作且由供电电压供电的处理电路。该方法包括：将 供电电压连接至集成电路，将供电电压连接至片上测试电容器，将处理电路置为停止模式 并且将处理电路与供电电压隔离，并且等待预定的测试期T，保持存储于集成电路的片上测 试电容器内的电荷。该方法还包括：使片上测试电容器与处理电路的供电电压断开连接，将 供电电压重新连接至处理电路，以及基于片上测试电容器中所存储的电荷而在测试期T内 测量处理电路两端的电压变化。 在又一种实施例中，本专利技术提供一种集成电路（10,包括：配置用于在处于导通 模式时且在由供电电压源供电时执行处理操作的被测器件（DUT)，以及可切换地连接至供 电电压源的片上测试电容器，其中片上测试电容器被配置用于在DUT处于停止模式并且与 供电电压断开连接时测量DUT两端的电压降。该集成电路还包括可通过电流开关来配置以 耦接至包含DUT和片上测试电容器的片上电路从而在片上测试电容器与供电电压源隔离 时并且在DUT处于停止模式时提供片上测试电容器的快速放电的电流源。 现在参照图1，图中示出了根据本专利技术的一种实施例的用于执行静态电流测量的 集成电路测试系统的示意性框图。该系统包括：测试器100,具有用于给集成电路（IC) 150 供应正供电电压Vdd的电压源。该IC150在本实施例中包括系统级芯片（SOC)，但是在可替 代的实施例中，设置于单个IC150上的电路能够分布于两个或更多个集成电路之上。当在 IC150之外但将测试器100连接至IC150的电压供电开关110闭合时，测试器100经由Vdd 输入引脚160给IC150提供供电电压VdcL 同样设置于IC150之外的还有连接于正供电电压轨Vdd与地之间的解耦电容器 120。解耦电容器120在经由电压供电开关110连接至测试器100时存储电荷，并且能够在 测试器100与IC150断开连接时给IC150供应电荷。 在实施例中，诸如电压供电开关110之类的开关在处于导电状态时可以称为闭合 的或导通的，并且在处于非导电状态时可以称为断开的或截止的。本
已知的任何 电路都可以被实现用于执行开关功能。IC150包括Vdd输入引脚160、被示为DUT170的处 理电路、片上IDD自测试电路180,以及用于控制片上IDD自测试电路180的开关控制输入 (Sw_control)引脚 140。 DUT170能够是经受测试的任何处理电路，例如，处理器、处理器的一部分、存储器、 存储器的一部分、逻辑门集合（门海或S0G)、数字信号处理器等。在所描述的实施例中， DUT170是数字电路，但是静态电流测量作为替代能够在模拟DUT上执行。来自DUT170的使 能信号130给片上IDD自测试电路180提供控制输入。 测试器100包括存储器，以及用于执行包含一组有关IC150的DUT170的测试向量 的测试例程的处理器。测试向量被选择用于测试DUT170中的由制造故障引起的某些故障 (例如，电阻性短路），该故障会导致异常的泄漏。相对于扫描链测试向量的典型集合本文档来自技高网...

【技术保护点】
一种集成电路，包括：配置用于连接至外部测试单元以接收供电电压的供电电压输入引脚；配置用于执行由时钟信号控制的处理操作且由所述供电电压供电的处理电路；以及用于测试所述处理电路的操作的片上测试电路，其中所述片上测试电路在所述处理电路与所述供电电压隔离并且所述时钟信号停止时于预定的测试期T内测量所述处理电路两端的电压变化，其中所述电压变化提供对与所述处理电路对应的静态电流的指示。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐秀强，郭胤，章沙雁，张旺根，张旭，张义忠，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：美国;US