封装结构制造技术

一种封装结构，包括：塑封层，塑封层具有相对的第五表面和第六表面；位于塑封层内的芯片，芯片具有相对的第一表面和第二表面，芯片的第二表面包括功能区，芯片的第一表面与塑封层的第五表面齐平；贯穿塑封层的连接键，连接键位于芯片周围，连接键包括导电线，连接键包括第一端和第二端，连接键的第一端和第二端暴露出导电线，连接键的第一端与塑封层的第五表面齐平，连接键的第二端高于或齐平于塑封层的第六表面；位于塑封层第六表面的再布线层，再布线层与连接键的第二端以及芯片的功能区电连接；位于再布线层表面的第一焊球。所述封装结构简单、制造成本降低、尺寸精确且缩小。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种封装结构。
技术介绍
在现有技术中，芯片与外部电路的连接是通过金属引线键合(Wire Bonding)的方式实现，即引线键合技术。随着芯片的特征尺寸缩小和集成电路的集成度提高，引线键合技术已不再适用技术的发展需求。为了提高芯片封装的集成度，叠层芯片封装(stacked die package)技术逐渐成为技术发展的主流。叠层芯片封装技术，又称三维封装技术，具体是在同一个封装体内堆叠至少两个芯片的封装技术。叠层芯片封装技术能够实现半导体器件的大容量、多功能、小尺寸、低成本等技术需求，因此叠层芯片技术近年来得到了蓬勃发展。以使用堆叠封装技术的存储器为例，相较于没有使用堆叠技术的存储器，采用堆叠封装技术的存储器能够拥有两倍以上的存储容量。此外，使用堆叠封装技术更可以有效地利用芯片的面积，多应用于大存储空间的U盘、SD卡等方面。堆叠芯片封装技术能够通过多种技术手段来实现，例如打线工艺、硅通孔(through silicon via，简称 TSV)技术、或者塑封通孔(through molding via，简称 TMV)技术。然而，上述技术手段依旧面临各种工艺限制以及成本限制，而且，面临着进一步减薄封装结构厚度尺寸的问题。
技术实现思路
本专利技术解决的问题是提供一种封装结构，所述封装结构简单、制造成本降低、尺寸精确且缩小。为解决上述问题，本专利技术还提供一种封装结构，包括:塑封层，所述塑封层具有相对的第五表面和第六表面；位于所述塑封层内的芯片，所述芯片具有相对的第一表面和第二表面，所述芯片的第二表面包括功能区，所述芯片的第一表面与所述塑封层的第五表面齐平；贯穿所述塑封层的连接键，所述连接键位于所述芯片周围，所述连接键包括导电线，所述连接键包括第一端和第二端，所述连接键的第一端和第二端暴露出所述导电线，所述连接键的第一端与塑封层的第五表面齐平，所述连接键的第二端高于或齐平于所述塑封层的第六表面；位于所述塑封层第六表面的再布线层，所述再布线层与所述连接键的第二端以及芯片的功能区电连接；位于所述再布线层表面的第一焊球。可选的，所述连接键还包括位于所述导电线侧壁表面的保护层，所述保护层暴露出所述连接键第一端和第二端的导电线。可选的，所述保护层的材料为绝缘材料。 可选的，所述绝缘材料为有机绝缘材料或无机绝缘材料；所述有机绝缘材料包括聚氯乙稀；所述无机绝缘材料包括氧化娃、氮化娃和氮氧化娃中的一种或多种。可选的，所述连接键的第一端尺寸大于所述连接键的第二端尺寸。可选的，所述连接键的第一端尺寸与第二端尺寸相同。可选的，所述连接键第一端到第二端的距离为40微米?400微米。可选的，所述连接键第一端的导电线尺寸与第二端的导电线尺寸相同。可选的，所述导电线的材料为铜、妈、招、金或银。可选的，还包括:载体，所述芯片的第一表面、所述塑封层的第五表面、以及所述连接键的第一端固定于所述载体表面。可选的，所述芯片的第一表面通过粘结层固定于所述载体表面；所述连接键的第一端通过粘结层固定于所述载体表面。可选的，所述芯片的功能区表面暴露出焊盘；所述焊盘表面具有凸块，所述凸块的顶部表面突出于所述芯片的第二表面；所述塑封层暴露出所述凸块的顶部表面，所述凸块的顶部表面即所述芯片的功能区表面。可选的，还包括:位于所述塑封层第六表面的第一绝缘层，所述第一绝缘层内具有分别暴露出所述连接键第二端的导电线、以及芯片功能区表面的若干第一通孔；所述再布线层位于所述第一通孔内以及部分第一绝缘层表面。可选的，还包括:位于所述再布线层表面的第二绝缘层，所述第二绝缘层内具有暴露出部分再布线层的第二通孔；所述第一焊球位于所述第二通孔内。可选的，还包括:位于所述连接键第一端的导电线表面的第二焊球。可选的，还包括:封装体，所述封装体具有第三表面，所述封装体的第三表面暴露出导电结构；所述芯片的第一表面和塑封层表面与所述封装体的第三表面相对设置，所述导电结构通过所述第二焊球与所述连接键相互连接。与现有技术相比，本专利技术的技术方案具有以下优点:本专利技术的封装结构中，在芯片周围的载体表面直接固定连接键，所述连接键包括导电线，且所述连接键的第一端和第二端均暴露出导电线，而所述连接键贯穿所述塑封层，即所述导电线能够自所述塑封层的第五表面贯穿至第六表面，以此实现芯片第一表面至第二表面的电连接。而且，所述连接键和芯片直接固定于所述塑封层内，使所述连接键相对于所述芯片的位置更为精确且易于调控，不仅有利于保证封装结构的尺寸精确，而且有利于避免在布线层相对于所述连接键或芯片之间发生位置偏移。因此，所述封装结构的结构简单、制造成本降低，而且所述封装结构的尺寸更为精确，有利于缩小封装结构的尺寸。进一步，所述连接键还包括位于所述导电线侧壁表面的保护层。所述保护层不仅能够保护所述导电线，还能够使得连接键的横截面尺寸增大，使得所述连接键更易于对准，有利于保证所述连接键相对于芯片的位置精确。进一步，所述连接键的第一端尺寸大于所述连接键的第二端尺寸。由于所述连接键的第二端固定于载体表面，而所述连接键的第一端尺寸较大，有利于使所述连接键在载体表面的固定更为稳定，能够保证连接键与芯片之间的相对位置精确。【附图说明】图1是在封装结构中引入硅通孔结构以实现芯片间导通的剖面结构示意图；图2是在封装结构中引入塑封通孔结构以实现芯片间导通的剖面结构示意图；图3至图16是本专利技术一实施例的封装结构的形成过程的剖面结构示意图；图17至图20是本专利技术另一实施例的封装结构的形成过程的剖面结构示意图。【具体实施方式】如
技术介绍
所述，现有的堆叠芯片封装技术面临工艺限制和成本限制，对于技术的推广应用造成了限制，而且，堆叠芯片封装技术还面临在进一步减薄封装结构厚度尺寸的问题，以期进一步提高芯片的集成度、减小尺寸。堆叠芯片封装技术能够通过娃通孔(through silicon via，简称TSV)技术或塑封通孔(through molding via，简称TMV)技术来实现。然而，无论是娃通孔技术还是塑封通孔技术，均具有一定缺陷。请参考图1，图1是在封装结构中引入硅通孔结构以实现芯片间导通的剖面结构示意图，包括:载体100 ;固定于载体100表面的芯片101，所述芯片101包括相对的非功能面102以及功能面103，所述芯片101的非功能面102与载体100表面相接触，所述芯片101的功能面103表面具有焊盘104 ;贯穿所述芯片101的导电插塞105，所述导电插塞105的一端与所述焊盘104电连接；位于所述载体100表面的塑封层106，所述塑封层106包围所述芯片101，且所述塑封层106暴露出所述焊盘104 ;位于所述塑封层106表面的再布线层107，所述再布线层107与所述焊盘104电连接；位于所述再布线层107表面的焊球108。其中，所述导电插塞105通常在切割形成独立的芯片101之前形成；所述导电插塞105的形成步骤包括:提供衬底，所述衬底具有功能面，且所述衬底包括若干芯片区；采用刻蚀工艺在所述衬底的芯片区内自所述功能面形成通孔；在所述通孔的侧壁和底部表面形成绝缘层(未标示)；在所述通孔内的绝缘层表面形成导电插塞105 ;自所述衬底与功能面相对表面进行抛光，直至暴露出所述导电插塞10本文档来自技高网...

【技术保护点】
一种封装结构，其特征在于，包括：塑封层，所述塑封层具有相对的第五表面和第六表面；位于所述塑封层内的芯片，所述芯片具有相对的第一表面和第二表面，所述芯片的第二表面包括功能区，所述芯片的第一表面与所述塑封层的第五表面齐平；贯穿所述塑封层的连接键，所述连接键位于所述芯片周围，所述连接键包括导电线，所述连接键包括第一端和第二端，所述连接键的第一端和第二端暴露出所述导电线，所述连接键的第一端与塑封层的第五表面齐平，所述连接键的第二端高于或齐平于所述塑封层的第六表面；位于所述塑封层第六表面的再布线层，所述再布线层与所述连接键的第二端以及芯片的功能区电连接；位于所述再布线层表面的第一焊球。

【技术特征摘要】

【专利技术属性】
技术研发人员：石磊，
申请(专利权)人：南通富士通微电子股份有限公司，
类型：发明
国别省市：江苏;32