栅极结构及其形成方法技术

本申请提供了一种栅极结构及其形成方法。根据本申请的栅极结构，包括依次叠置在衬底上的第一栅极和第二栅极，第一栅极包括第一平面部和至少一个突出于第一平面部的第一凸起部，第二栅极设置在第一平面部和第一凸起部的表面。根据本申请的栅极结构及形成方法，通过将第一栅极设置成第一平面部和至少一个突出于第一平面部的第一凸起部，并且第二栅极设置在第一平面部和第一凸起部的表面，相比现有技术，第一栅极和第二栅极的耦合面积增加了第一凸起部的侧面，进而增大第一栅极和第二栅极之间的耦合电容，提高栅极结构的电容耦合率。

【技术实现步骤摘要】

本申请涉及半导体制造
，具体而言，涉及一种。
技术介绍
FLASH(闪存存储器)器件依照其结构的不同通常分为两种类型:叠栅器件和分栅器件。叠栅器件通常包括叠置的浮栅与控制栅，其中，浮栅位于控制栅和衬底之间，处于浮置状态，用于存储数据；控制栅与字线相接，用于控制浮栅。浮栅和衬底之间采用隧穿氧化层隔离，浮栅和控制栅之间采用介电层等隔离，在每个闪存单元之间通过浅沟槽隔离结构(STI:shallow trench isolat1n)进行隔离,实现缩小存储装置尺寸的目的,进而有效地提升闪存存储器的积集度。在闪存存储器中，电容耦合率是指施加于控制栅上的电压耦合至浮栅的参数。结合图1所示闪存单元的原理图，电容稱合率的定义如下:K = Cono/Ctotal,其中，Ctotal =Cono+Ctunnel, Ctunnel = Cgs+Cgb+Cgd, Cono 为控制栅与浮栅之间的电容，Ctunnel 为隧穿氧化层的隔离电容，包括浮栅与源极之间的电容Cgs，浮栅与漏极之间的电容Cgd和浮栅与衬底之间的电容Cgb。对于闪存存储器，提高电容耦合率有利于提高其存取效率，还能够降低操作电压和功耗。然而，随着闪存单元尺寸不断缩小，浮栅的表面积也会随着闪存单元的尺寸缩小而不断缩小，导致浮栅与控制栅之间的有效电容降低，进而导致电容耦合率下降。
技术实现思路
本申请旨在提供一种，以解决现有技术中栅极结构电容耦合率下降的问题。为了实现上述目的，根据本申请的一个方面，提供了一种栅极结构，包括依次叠置在衬底上的第一栅极和第二栅极，第一栅极包括第一平面部和至少一个突出于第一平面部的第一凸起部，第二栅极设置在第一平面部和第一凸起部的表面。进一步地，第一凸起部呈矩形或梯形。进一步地，第一凸起部为两个或者多个。进一步地，相邻两个第一凸起部之间的间距为20nm?50nm。进一步地，第一凸起部的高度为1nm?lOOnm。进一步地,第一凸起部的宽度为8nm?20nm。进一步地，第一栅极为浮栅，第二栅极为控制栅。本申请的另一方面，还提供了一种栅极结构形成方法，该方法包括:步骤S100，在衬底上形成具有第一平面部和至少一个突出于第一平面部的第一凸起部的第一栅极；步骤S200，在第一平面部和第一凸起部上形成第二栅极。进一步地，上述步骤S100包括:步骤S101，在衬底上形成隧穿氧化层、第一栅极预备层、掩膜层；步骤S102，刻蚀掩膜层、第一栅极预备层、隧穿氧化层以及衬底形成浅沟槽，在浅沟槽中填充隔离物质形成浅沟槽隔离结构；步骤S103，刻蚀掩膜层和第一栅极预备层，形成第一栅极；步骤S104，去除掩膜层。进一步地，上述步骤S103包括:在掩膜层表面设置光刻胶层，对光刻胶层图形化处理形成与第一凸起部对应的光刻图案；在光刻图案的保护下，刻蚀掩膜层和第一栅极预备层，形成第一栅极。进一步地，上述步骤SlOO包括:步骤S111，在衬底上设置隧穿氧化层、第一栅极的第一平面部、掩膜层；步骤S112，刻蚀掩膜层、第一平面部、隧穿氧化层以及衬底形成浅沟槽，在浅沟槽中填充隔离物质形成浅沟槽隔离结构；步骤S113，刻蚀掩膜层至第一平面部的表面，以在掩膜层上形成凹槽；步骤S114，从第一平面部的表面沿凹槽的侧面形成第一凸起部，第一凸起部与第一平面部形成第一栅极；步骤S115，去除掩膜层。进一步地，上述步骤S113包括:采用干法刻蚀法刻蚀掩膜层，干法刻蚀法为等离子体刻蚀或反应离子刻蚀。进一步地，上述步骤S114包括:从第一平面部的表面沿凹槽的侧面形成第一凸起预备部，对第一凸起预备部抛光形成第一凸起部。进一步地，上述步骤S200包括:步骤S201，在第一栅极的表面形成ONO层；步骤S202，在ONO层上形成第二栅极。进一步地，第一栅极为浮栅，第二栅极为控制栅。根据本申请的栅极结构及形成方法，通过将第一栅极设置成第一平面部和至少一个突出于第一平面部的第一凸起部，并且第二栅极设置在第一平面部和第一凸起部的表面，相比现有技术，第一栅极和第二栅极的耦合面积增加了第一凸起部的侧面，进而增大第一栅极和第二栅极之间的耦合电容，提高栅极结构的电容耦合率。【附图说明】构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:图1是根据现有技术中的栅极结构的原理示意图；图2是根据本申请的栅极结构的剖面结构示意图；图3是根据本申请的栅极结构形成方法的流程示意图；图4至图9示出了实施本申请一种优选实施方式的栅极结构形成方法的各步骤后的半导体器件的剖面结构示意图；其中，图4示出了具有隧穿氧化层、第一栅极预备层、掩膜层，并形成浅沟槽隔离结构的半导体器件的剖面结构示意图；图5示出了在图4所示的掩膜层上设置光刻胶层后的半导体器件的剖面结构示意图；图6示出了对图5所示的光刻胶层图形化处理形成光刻图案后的半导体器件的剖面结构示意图；图7示出了在图6所示的光刻图案的保护下，刻蚀掩膜层和第一栅极预备层，形成第一栅极后的半导体器件的剖面结构示意图；图8示出了在图7所示的第一栅极表面形成ONO层后的半导体器件的剖面结构示意图；图9示出了在图8所示的ONO层表面形成第二栅极后的半导体器件的剖面结构示意图；图10至图15示出了实施本申请另一种优选的实施方式的栅极结构形成方法的各步骤后的半导体器件的剖面结构示意图；其中，图10示出了具有隧穿氧化层、第一栅极预备层、掩膜层，并形成浅沟槽隔离结构的半导体器件的剖面结构示意图；图11示出了对图10所示的掩膜层刻蚀形成凹槽后的半导体器件的剖面结构示意图；图12示出了对图11所示的从第一平面部的表面沿凹槽的侧面形成第一凸起部后的半导体器件的剖面结构示意图；图13示出了在图12所示掩膜层去除后形成第一栅极的半导体器件的剖面结构示意图；图14示出了对图13所示的第一栅极表面形成ONO层后的半导体器件的剖面结构示意图；以及图15示出了在图14所示的ONO层表面形成第二栅极后的半导体器件的剖面结构示意图。【具体实施方式】应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属
的普通技术人员通常理解的相同含义。需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种栅极结构，包括依次叠置在衬底(10)上的第一栅极(30)和第二栅极(80)，其特征在于，所述第一栅极(30)包括第一平面部(31)和至少一个突出于所述第一平面部(31)的第一凸起部(32)，所述第二栅极(80)设置在所述第一平面部(31)和所述第一凸起部(32)的表面。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31