CMOS GOA电路制造技术

本发明专利技术提供一种CMOS GOA电路，在输入控制模块(1)中设置第一或非门(Y1)与第二或非门(Y2)，将第一或非门(Y1)的两输入端分别接入上一级GOA单元的级传信号(Q(N-1))与全局信号(Gas)，将第二或非门(Y2)的两输入端分别接入第一时钟信号(CK1)与全局信号(Gas)，当全局信号(Gas)为高电位时，控制各级扫描驱动信号(G(N))全部同时上升为高电位，同时控制第一或非门(Y1)与第二或非门(Y2均输出低电位，从而控制反相级传信号(XQ(N))为高电位，再通过锁存模块(3)内的第一反相器(F1)拉低各级级传信号(Q(N))的电位，进行清零复位，无需单独设置复位模块，减小了GOA电路的面积；此外，通过设置存储电容(7)来提高电路的稳定性。

【技术实现步骤摘要】
CMOSGOA电路
本专利技术涉及显示
，尤其涉及一种CMOSGOA电路。
技术介绍
GOA(GateDriveronArray)技术即阵列基板行驱动技术，是利用薄膜晶体管(ThinFilmTransistor，TFT)液晶显示器阵列制程将栅极扫描驱动电路制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。GOA电路具有两项基本功能：第一是输出扫描驱动信号，驱动面板内的栅极线，打开显示区内的TFT，以对像素进行充电；第二是移位寄存功能，当第N个扫描驱动信号输出完成后，通过时钟控制进行第N+1个扫描驱动信号的输出，并依次传递下去。随着低温多晶硅(LowTemperaturePoly-Silicon，LTPS)半导体薄膜晶体管的发展，LTPSTFT液晶显示器也越来越受关注。由于LTPS的硅结晶排列较非晶硅有次序，LTPS半导体具有超高的载流子迁移率，采用LTPSTFT的液晶显示器具有高分辨率、反应速度快、高亮度、高开口率等优点，相应的，LTPSTFT液晶显示器的面板周边集成电路也成为显示技术关注的焦点。图1所示为一种现有的CMOSGOA电路，包括级联的多个GOA单元，该现有的CMOSGOA电路除了具备基本的扫描驱动功能与移位寄存功能以外，还带有使各级扫描驱动信号全部同时上升为高电位的功能。设N为正整数，第N级GOA单元包括：输入控制模块100、锁存模块300、信号处理模块400、与输出缓冲模块500。其中，输入控制模块100接入上一级GOA单元的级传信号Q(N-1)、第一时钟信号CK1、第一反相时钟信号XCK1、恒压高电位信号VGH、及恒压低电位信号VGL，将与上一级GOA单元的级传信号Q(N-1)电位相反的信号P(N)输入锁存模块300；锁存模块300包括一反相器F，将信号P(N)反相后得到该第N级GOA单元的级传信号Q(N)，锁存模块300对级传信号Q(N)进行锁存；信号处理模块400接入级传信号Q(N)、第二时钟信号CK2、恒压高电位信号VGH、恒压低电位信号VGL、及全局信号Gas；所述信号处理模块400用于对第二时钟信号CK2与级传信号Q(N)做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号G(N)；对第二时钟信号CK2与级传信号Q(N)做与逻辑处理的结果和全局信号Gas进行或非逻辑处理，实现全局信号Gas控制各级扫描驱动信号全部同时上升为高电位。进一步地，全局信号Gas为高电位时控制各级扫描驱动信号全部同时上升为高电位；所述输出缓冲模块500电性连接信号处理模块400，用于增加扫描驱动信号G(N)的驱动能力，减小信号传输过程中的阻容负载(RCLoading)。上述现有的CMOSGOA电路，在实现AllGateOn功能时，由于扫描驱动信号持续(Holding)的问题，必须在GOA电路正常工作之前，对级传信号和扫描驱动信号进行电位的复位清零处理，因此该现有的CMOSGOA电路的每一级GOA单元还包括一复位模块200。如图1所示，以第N级GOA单元为例，所述复位模块200包括一P型TFT，该P型TFT的栅极接入复位信号Reset，源极接入恒压高电位信号VGH，漏极连接锁存模块300内反相器F的输入端，当复位信号Reset输入一低电位时，所述P型TFT导通，所述反相器F对恒压高电位信号VGH进行反相，从而拉低级传信号Q(N)的电位，对级传信号Q(N)进行清零。单独设置复位模块200虽然会提高电路的性能，但由此附加的元件、走线、与信号却增大了GOA电路的面积，提高了信号复杂度，不利于窄边框面板的设计。另外，在AllGateOn期间，除了全局信号Gas、恒压高电位信号VGH、与恒压低电位信号VGL以外，其余的所有信号都处于高阻态(Floating)，以降低整个电路的待机功耗，此时，电路中各个节点的电位也都是不确定的，在GOA电路复机开始正常工作的时候，很可能会造成电路的失效。
技术实现思路
本专利技术的目的在于提供一种CMOSGOA电路，其不仅具有使各级扫描驱动信号全部同时上升为高电位的功能，还能够在不采用复位模块的情况下避免扫描驱动信号持续的问题，减小GOA电路的面积，提高GOA电路的稳定性，避免GOA电路开始正常工作时的失效风险。为实现上述目的，本专利技术提供了一种CMOSGOA电路，包括级联的多个GOA单元；设N为正整数，第N级GOA单元包括：输入控制模块、电性连接输入控制模块的锁存模块、电性连接锁存模块的信号处理模块、电性连接信号处理模块的输出缓冲模块、及电性连接锁存模块与信号处理模块的存储电容；所述输入控制模块接入上一级第N-1级GOA单元的级传信号、第一时钟信号、全局信号、恒压高电位信号、及恒压低电位信号；该输入控制模块包括第一或非门与第二或非门；所述第一或非门的第一输入端接入上一级第N-1级GOA单元的级传信号、第二输入端接入全局信号，输出端输出上一级第N-1级GOA单元的级传信号与全局信号的或非逻辑处理结果；所述第二或非门的第一输入端接入第一时钟信号、第二输入端接入全局信号，输出端将第一时钟信号与全局信号的或非逻辑处理结果作为第一反相时钟信号输出；所述输入控制模块用于将上一级第N-1级GOA单元的级传信号与全局信号的或非逻辑处理结果反相得到反相级传信号，并将反相级传信号输入锁存模块；所述锁存模块包括一第一反相器，所述第一反相器的输入端输入反相级传信号，输出端输出级传信号；所述锁存模块用于对级传信号进行锁存；所述信号处理模块接入级传信号、第二时钟信号、恒压高电位信号、恒压低电位信号、及全局信号，用于对第二时钟信号与级传信号做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号；对第二时钟信号与级传信号做与逻辑处理的结果和全局信号进行或非逻辑处理，实现全局信号控制各级扫描驱动信号全部同时上升为高电位；所述输出缓冲模块包括依次串联的多个第二反相器，用于输出扫描驱动信号并增加扫描驱动信号的驱动能力；所述存储电容的一端电性连接级传信号，另一端接地，用于存储级传信号的电位；所述全局信号包含单个脉冲，其为高电位时，控制各级扫描驱动信号全部同时上升为高电位，同时控制所述第一或非门与第二或非门均输出低电位，从而控制反相级传信号为高电位，再通过所述锁存模块内的第一反相器拉低各级级传信号的电位，对各级级传信号进行清零复位。所述输入控制模块还包括依次串联的第一P型TFT、第二P型TFT、第三N型TFT、与第四N型TFT；所述第一P型TFT的栅极接入第一反相时钟信号、源极接入恒压高电位信号；所述第二P型TFT与第三N型TFT的栅极均连接所述第一或非门的输出端；所述第二P型TFT与第三N型TFT的漏极相互连接，输出反相级传信号；所述第四N型TFT的栅极接入第一时钟信号、源极接入恒压低电位信号；所述锁存模块还包括依次串联的第五P型TFT、第六P型TFT、第七N型TFT、与第八N型TFT；所述第五P型TFT的栅极接入第一时钟信号、源极接入恒压高电位信号；所述第六P型TFT与第七N型TFT的栅极均接入级传信号；所述第六P型TFT与第七N型TFT的漏极相互连接，并电性连接所述第二P型TFT与第三N型TFT的漏极；所述第八N型TFT的栅极接入第一反相时本文档来自技高网...

【技术保护点】
一种CMOS GOA电路，其特征在于，包括级联的多个GOA单元；设N为正整数，第N级GOA单元包括：输入控制模块(1)、电性连接输入控制模块(1)的锁存模块(3)、电性连接锁存模块(3)的信号处理模块(4)、电性连接信号处理模块(4)的输出缓冲模块(5)、及电性连接锁存模块(3)与信号处理模块(4)的存储电容(7)；所述输入控制模块(1)接入上一级第N‑1级GOA单元的级传信号(Q(N‑1))、第一时钟信号(CK1)、全局信号(Gas)、恒压高电位信号(VGH)、及恒压低电位信号(VGL)；该输入控制模块(1)包括第一或非门(Y1)与第二或非门(Y2)；所述第一或非门(Y1)的第一输入端(A)接入上一级第N‑1级GOA单元的级传信号(Q(N‑1))、第二输入端(B)接入全局信号(Gas)，输出端(D)输出上一级第N‑1级GOA单元的级传信号(Q(N‑1))与全局信号(Gas)的或非逻辑处理结果；所述第二或非门(Y2)的第一输入端(A’)接入第一时钟信号(CK1)、第二输入端(B’)接入全局信号(Gas)，输出端(D’)将第一时钟信号(CK1)与全局信号(Gas)的或非逻辑处理结果作为第一反相时钟信号(XCK1)输出；所述输入控制模块(1)用于将上一级第N‑1级GOA单元的级传信号(Q(N‑1))与全局信号(Gas)的或非逻辑处理结果反相得到反相级传信号(XQ(N))，并将反相级传信号(XQ(N))输入锁存模块(3)；所述锁存模块(3)包括一第一反相器(F1)，所述第一反相器(F1)的输入端(K)输入反相级传信号(XQ(N))，输出端(L)输出级传信号(Q(N))；所述锁存模块(3)用于对级传信号(Q(N))进行锁存；所述信号处理模块(4)接入级传信号(Q(N))、第二时钟信号(CK2)、恒压高电位信号(VGH)、恒压低电位信号(VGL)、及全局信号(Gas)，用于对第二时钟信号(CK2)与级传信号(Q(N))做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号(G(N))；对第二时钟信号(CK2)与级传信号(Q(N))做与逻辑处理的结果和全局信号(Gas)进行或非逻辑处理，实现全局信号(Gas)控制各级扫描驱动信号(G(N))全部同时上升为高电位；所述输出缓冲模块(5)包括依次串联的多个第二反相器(F2)，用于输出扫描驱动信号(G(N))并增加扫描驱动信号(G(N))的驱动能力；所述存储电容(7)的一端电性连接级传信号(Q(N))，另一端接地，用于存储级传信号(Q(N))的电位；所述全局信号(Gas)包含单个脉冲，其为高电位时，控制各级扫描驱动信号(G(N))全部同时上升为高电位，同时控制所述第一或非门(Y1)与第二或非门(Y2)均输出低电位，从而控制反相级传信号(XQ(N))为高电位，再通过所述锁存模块(3)内的第一反相器(F1)拉低各级级传信号(Q(N))的电位，对各级级传信号(Q(N))进行清零复位。...

【技术特征摘要】
1.一种CMOSGOA电路，其特征在于，包括级联的多个GOA单元；设N为正整数，第N级GOA单元包括：输入控制模块(1)、电性连接输入控制模块(1)的锁存模块(3)、电性连接锁存模块(3)的信号处理模块(4)、电性连接信号处理模块(4)的输出缓冲模块(5)、及电性连接锁存模块(3)与信号处理模块(4)的存储电容(7)；除第一级GOA单元外，在第N级GOA单元中：所述输入控制模块(1)接入上一级第N-1级GOA单元的级传信号(Q(N-1))、第一时钟信号(CK1)、全局信号(Gas)、恒压高电位信号(VGH)、及恒压低电位信号(VGL)；该输入控制模块(1)包括第一或非门(Y1)与第二或非门(Y2)；所述第一或非门(Y1)的第一输入端(A)接入上一级第N-1级GOA单元的级传信号(Q(N-1))、第二输入端(B)接入全局信号(Gas)，输出端(D)输出上一级第N-1级GOA单元的级传信号(Q(N-1))与全局信号(Gas)的或非逻辑处理结果；所述第二或非门(Y2)的第一输入端(A’)接入第一时钟信号(CK1)、第二输入端(B’)接入全局信号(Gas)，输出端(D’)将第一时钟信号(CK1)与全局信号(Gas)的或非逻辑处理结果作为第一反相时钟信号(XCK1)输出；所述输入控制模块(1)用于将上一级第N-1级GOA单元的级传信号(Q(N-1))与全局信号(Gas)的或非逻辑处理结果反相得到反相级传信号(XQ(N))，并将反相级传信号(XQ(N))输入锁存模块(3)；在第N级GOA单元中：所述锁存模块(3)包括一第一反相器(F1)，所述第一反相器(F1)的输入端(K)输入反相级传信号(XQ(N))，输出端(L)输出级传信号(Q(N))；所述锁存模块(3)用于对级传信号(Q(N))进行锁存；所述信号处理模块(4)接入级传信号(Q(N))、第二时钟信号(CK2)、恒压高电位信号(VGH)、恒压低电位信号(VGL)、及全局信号(Gas)，用于对第二时钟信号(CK2)与级传信号(Q(N))做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号(G(N))；对第二时钟信号(CK2)与级传信号(Q(N))做与逻辑处理的结果和全局信号(Gas)进行或非逻辑处理，实现全局信号(Gas)控制各级扫描驱动信号(G(N))全部同时上升为高电位；所述输出缓冲模块(5)包括依次串联的多个第二反相器(F2)，用于输出扫描驱动信号(G(N))并增加扫描驱动信号(G(N))的驱动能力；所述存储电容(7)的一端电性连接级传信号(Q(N))，另一端接地，用于存储级传信号(Q(N))的电位；所述全局信号(Gas)包含单个脉冲，其为高电位时，控制各级扫描驱动信号(G(N))全部同时上升为高电位，同时控制所述第一或非门(Y1)与第二或非门(Y2)均输出低电位，从而控制反相级传信号(XQ(N))为高电位，再通过所述锁存模块(3)内的第一反相器(F1)拉低各级级传信号(Q(N))的电位，对各级级传信号(Q(N))进行清零复位。2.如权利要求1所述的CMOSGOA电路，其特征在于，除第一级GOA单元外，在第N级GOA单元中：所述输入控制模块(1)还包括依次串联的第一P型TFT(T1)、第二P型TFT(T2)、第三N型TFT(T3)、与第四N型TFT(T4)；所述第一P型TFT(T1)的栅极接入第一反相时钟信号(XCK1)、源极接入恒压高电位信号(VGH)；所述第二P型TFT(T2)与第三N型TFT(T3)的栅极均连接所述第一或非门(Y1)的输出端(D)；所述第二P型TFT(T2)与第三N型TFT(T3)的漏极相互连接，输出反相级传信号(XQ(N))；所述第四N型TFT(T4)的栅极接入第一时钟信号(CK1)、源极接入恒压低电位信号(VGL)；在第N级GOA单元中：所述锁存模块(3)还包括依次串联的第五P型TFT(T5)、第六P型TFT(T6)、第七N型TFT(T7)、与第八N型TFT(T8)；所述第五P型TFT(T5)的栅极接入第一时钟信号(CK1)、源极接入恒压高电位信号(VGH)；所述第六P型TFT(T6)与第七N型TFT(T7)的栅极均接入级传信号(Q(N))；所述第六P型TFT(T6)与第七N型TFT(T7)的漏极相互连接，并电性连接所述第二P型TFT(T2)与第三N型TFT(T3)的漏极；所述第八N型TFT(T8)的栅极接入第一反相时钟信号(XCK1)、源极接入恒压低电位信号(VGL)；所述信号处理模块(4)包括：第九P型TFT(T9)，所述第九P型TFT(T9)的栅极接入全局信号(Gas)，源极接入恒压高电位信号(VGH)；第十P型TFT(T10)，所述第十P型TFT(T10)的栅极接入级传信号(Q(N))，源极电性连接于第九P型TFT(T9)的漏极，漏极电性连接于节点(A(N))；第十一P型TFT(T11)，所述第十一P型TFT(T11)的栅极接入第二时钟信号(CK2)，源极电性连接于第九P型TFT(T9)的漏极，漏极电性连接于节点(A(N))；第十二N型TFT(T12)，所述第十二N型TFT(T12)的栅极接入级传信号(Q(N))，漏极电性连接于节点(A(N))；第十三N型TFT(T13)，所述第十三N型TFT(T13)的栅极接入第二时钟信号(CK2)，漏极电性连接于所述第十二N型TFT(T12)的源极，源极接入恒压低电位信号(VGL)；第十四N型TFT(T14)，所述第十四N型TFT(T14)的栅极接入全局信号(Gas)，源极接入恒压低电位信号(VGL)，漏极电性连接于节点(A(N))。3.如权利要求2所述的CMOSGOA电路，其特征在于，在第N级GOA单元中：所述输出缓冲模块(5...

【专利技术属性】
技术研发人员：赵莽，
申请(专利权)人：深圳市华星光电技术有限公司，武汉华星光电技术有限公司，
类型：发明
国别省市：广东;44