半导体器件制造技术

本发明专利技术公开了半导体器件。特别是提供一种在构成LCD驱动器的长方形形状的半导体芯片中，通过改进短边方向的平面配置方案以缩短半导体芯片尺寸的技术。具体是：构成LCD驱动器的半导体芯片CHP2中，多个输入保护电路3a～3c布置在多个输入用突起电极IBMP中的一部分输入用突起电极IBMP的下层。另一方面，在多个输入用突起电极IBMP中的其他的输入用突起电极IBMP的下层不配置输入保护电路3a～3c，而是配置有SRAM2a～2c(内部电路)。

【技术实现步骤摘要】
【专利说明】半导体器件本申请是申请号为201010227707.8、申请日为2010年7月8日(优先权日为2009年7月24日)、专利技术名称为“半导体器件”的专利技术专利申请的分案申请。
本专利技术涉及一种半导体器件，特别涉及一种适用于IXD(Liquid CrystalDisplay:液晶显示器件)用驱动器所使用的半导体器件的有效技术。
技术介绍
在日本特开2006?210607号公报(专利文献I)中记载了可缩小芯片尺寸的技术。具体内容是将缓冲器集中配置在与各个垫片保持有一定距离的区域。所述区域是主区域中除了中央处理器、非易失性存储器以及易失性存储器的形成区域以外的区域。由于需要宽大面积的缓冲器未被设置在垫片周边部，所以能够缩小垫片间的间隔以及垫片和内部电路(例如中央处理)间的间隔。由此可缩小芯片尺寸。在日本特开2007?103848号公报(专利文献2)中记载有可缩小半导体芯片尺寸的技术。具体地说就是，首先，在绝缘膜上形成垫片及垫片以外的布线。再在包括所述垫片和布线上的绝缘膜上形成表面保护膜，并在表面保护膜设置开口部。在垫片上形成开口部，并使垫片的表面露出。在包括所述开口部的表面保护膜上形成突起电极。从结构来说是垫片的大小充分地小于突起电极的结构。由此将布线配置在与垫片在同一层的突起电极的正下方。也就是说，将布线配置在通过缩小垫片而形成的突起电极下的空间内。专利文献1:日本特开2006?210607号公报专利文献2:日本特开2007?103848号公报
技术实现思路
近年来，由将液晶用于显示元件而构成的IXD正飞速普及。所述IXD由用于驱动IXD的驱动器控制。IXD驱动器由半导体芯片构成，如安装在玻璃基板上。构成IXD驱动器的半导体芯片具有在半导体衬底上形成多个晶体管和多层布线的结构，并在表面形成有突起电极。通过形成于表面的突起电极将半导体芯片安装在玻璃基板上。构成IXD驱动器的半导体芯片呈具有短边和长边的矩形形状，多个突起电极沿半导体芯片的长边方向配置。例如，在一对长边中的第一长边上，沿第一长边呈直线状配置输入用突起电极；在与第一长边相向的第二长边上，沿第二长边呈交错状配置输出用突起电极。也就是说，具有以下特征:在构成LCD驱动器的半导体芯片中，输出用突起电极的数量比输入用突起电极的数量多。这是由于输入用突起电极主要用于输入串行数据，而输出用突起电极主要用于输出已被LCD驱动器转换的并行数据的缘故。随着半导体元件的细微化，构成IXD驱动器的半导体芯片的小型化也在不断深入。但是，在构成LCD驱动器的半导体芯片中，长边方向的长度受突起电极数量的影响很大。也就是说，在液晶显示器件中，由于LCD驱动器的输出用突起电极的数量大致已经定好而无法再减少，所以缩短构成LCD驱动器的半导体芯片的长边的长度日趋困难。换句话说就是，在构成LCD驱动器的半导体芯片的长边需要形成一定数量的输出用突起电极，而且，突起电极间的距离也已被缩小到再也不能缩小的程度。因此，已经很难再将半导体芯片的长边方向缩小了。本专利技术的目的在于:缩小半导体芯片的芯片尺寸。本专利技术的所述内容及所述内容以外的目的和新特征在本说明书的描述及【附图说明】中写明。下面简要说明关于本专利申请书中所公开的专利技术中具有代表性的实施方式的概要。所述多个第一突起电极沿所述半导体芯片的第一长边配置，而且，和与所述第一长边相向的第二长边相比，配置在更靠近所述第一长边一侧的位置上。具有代表性的实施方式中的半导体器件，包括具有一对短边和一对长边的矩形形状的半导体芯片。所述半导体芯片具有:(a)多个第一突起电极，所述多个第一突起电极沿所述半导体芯片的第一长边配置，而且，和与所述第一长边相向的第二长边相比，配置在更靠近所述第一长边一侧的位置上；(b)形成在所述半导体芯片上的内部电路；(C)多个第一静电保护电路，所述多个第一静电保护电路保护所述内部电路免遭静电破坏，且与所述多个第一突起电极电连接。此时，与所述多个第一突起电极中的一部分第一突起电极电连接的所述多个第一静电保护电路中的一部分第一静电保护电路，配置在与所述一部分第一突起电极平面重合的位置；与所述多个第一突起电极中的其他第一突起电极电连接的所述多个第一静电保护电路中的其他第一静电保护电路，配置在不与所述其他第一突起电极的位置平面重合的位置上。具有代表性的实施方式中的半导体器件，包括具有一对短边和一对长边的矩形形状的半导体芯片。所述半导体芯片具有:(a)多个第一突起电极，所述多个第一突起电极沿所述半导体芯片的第一长边配置，而且，和与所述第一长边相向的第二长边相比，配置在更靠近所述第一长边一侧的位置上；(b)形成在所述半导体芯片上的内部电路；(C)多个第一静电保护电路，所述多个第一静电保护电路保护所述内部电路免遭静电破坏，且与所述多个第一突起电极电连接。此时，所述多个第一静电保护电路配置在不与所述多个第一突起电极平面重合的位置上。具有代表性的实施方式中的半导体器件，包括具有第一短边、与所述第一短边相向的第二短边、第一长边以及与所述第一长边相向的第二长边的矩形形状的半导体芯片。所述半导体芯片具有:(a)第一突起电极和第二突起电极，所述第一突起电极和所述第二突起电极沿所述半导体芯片的所述第一长边配置，而且，与所述第二长边相比，配置在更靠近所述第一长边一侧的位置上；(b)夹着绝缘膜配置在与所述第一突起电极和所述第二突起电极平面重合的位置上的最上层布线；(C)为了与所述第一突起电极连接而在所述绝缘膜中形成的第一开口部；(d)为了与所述第二突起电极连接而在所述绝缘膜中形成的第二开口部。此时，在沿着所述第一短边与所述第二短边的方向上，对于所述第一突起电极的所述第一开口部的形成位置和对于所述第二突起电极的所述第二开口部的形成位置不同。具有代表性的实施方式中的半导体器件，包括具有一对短边和一对长边的矩形形状的半导体芯片。所述半导体芯片具有:(a)第一突起电极和第二突起电极，所述第一突起电极和第二突起电极沿所述半导体芯片的第一长边配置，而且，和与所述第一长边相向的第二长边相比，配置在更靠近所述第一长边一侧的位置上；(b)夹着绝缘膜配置在与所述第一突起电极和所述第二突起电极平面重合的位置上的最上层布线；(C)为了与所述第一突起电极连接而形成在所述绝缘膜中的第一开口部；(d)为了与所述第一突起电极连接而形成在所述绝缘膜中的第二开口部。此时，所述最上层布线包括第一最上层布线和第二最上层布线，所述第一最上层布线经由所述第一开口部与所述第一突起电极连接；所述第二最上层布线经由所述第二开口部与所述第一突起电极连接，并且与所述第一最上层布线不同；所述第一开口部和所述第二开口部在所述第一突起电极的不同位置进行连接。具有代表性的实施方式中的半导体器件，包括具有第一短边、与所述第一短边相向的第二短边、第一长边以及与所述第一长边相向的第二长边的矩形形状的半导体芯片。所述半导体芯片具有:(a)第一突起电极，所述第一突起电极沿所述半导体芯片的所述第一长边配置，而且，和与所述第一长边相向的所述第二长边相比，配置在更靠近所述第一长边一侧的位置上；(b)形成在所述半导体芯片上的内部电路；(c)保护所述内部电路免遭静电破坏，且与所述第一突起电极电连接的第一静电保护电路。此时本文档来自技高网...

【技术保护点】
一种半导体器件，包括：(a)具有一对长边和一对短边的大致矩形形状的半导体衬底；(b)内部电路，包括形成在所述半导体衬底之上的多个MISFET；(c)多个二极管，形成在所述半导体衬底之上，各个所述多个二极管被构成为保护所述内部电路免遭静电破坏的保护电路；(d)第一绝缘膜，形成在所述半导体衬底之上以覆盖所述多个MISFET和所述多个二极管；以及(e)多个突起电极，形成在所述第一绝缘膜之上，所述多个突起电极沿所述一对长边的第一长边配置，其中，所述多个突起电极是用于从外部器件接收输入信号的突起电极，其中，各个所述多个二极管被电连接在各个所述多个突起电极和所述内部电路之间，其中，所述多个突起电极包括第一突起电极和第二突起电极，其中，所述多个二极管包括第一二极管和第二二极管，其中，与所述第一突起电极电连接的所述第一二极管配置在与所述第一突起电极平面重合的位置上，并且其中，与所述第二突起电极电连接的所述第二二极管配置在不与所述第二突起电极平面重合的位置上。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：铃木进也，幕田喜一，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP