本发明专利技术提供用于三维存储器的互连的设备及方法。一种实例设备可包含材料堆叠，所述材料堆叠包含多个材料对，每一材料对包含形成于绝缘材料上方的导电线。所述材料堆叠具有形成于在第一方向上延伸的一个边缘处的阶梯结构。每一阶梯包含所述材料对中的一者。第一互连耦合到阶梯的所述导电线，所述第一互连在实质上垂直于所述阶梯的第一表面的第二方向上延伸。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及半导体存储器设备及其形成方法，且更特定地说，本专利技术涉及 用于三维（3D)存储器的互连的设备及方法。
技术介绍
存储器装置通常用作计算机或其它电子装置中的内部半导体集成电路。存在许多 不同类型的存储器，包含随机存取存储器（RAM)、只读存储器（R0M)、动态随机存取存储器 (DRAM)、同步动态随机存取存储器（SDRAM)、电阻存储器（例如RRAM)及闪速存储器等等。 存储器装置用作广泛范围的电子应用的易失性及非易失性数据存储装置。闪速 存储器通常使用允许高存储器密度、高可靠性及低功耗的单晶体管存储器单元。可在（例 如）个人计算机、便携式存储器棒、固态硬盘（SSD)、数码相机、蜂窝电话、便携式音乐播放 器（例如MP3播放器）、电影播放器及其它电子装置中使用非易失性存储器。 存储器装置可包括可布置成各种二维或三维配置的存储器单元的存储器阵列。耦 合到存储器阵列的关联电路可布置成（例如）实质上平面配置且可经由互连而耦合到存储 器单元。归因于电容耦合及其它问题，3D NAND的缩放可有问题。【附图说明】 图1A到C是说明来自3D存储器阵列的现有技术互连的框图。 图2是现有技术3D存储器阵列的部分的透视图。 图3A到D是说明根据本专利技术的数个实施例的来自3D存储器阵列的互连的框图。 图4是根据本专利技术的数个实施例的具有互连的3D存储器阵列的部分的透视图。 图5是说明根据本专利技术的数个实施例的用于3D存储器阵列的互连的示意图。 图6是说明与根据本专利技术的数个实施例而操作的3D存储器装置的互连相关联的 操作信号的时序图。 图7是根据本专利技术的数个实施例的呈包含至少一个3D存储器阵列的计算系统的 形式的设备的框图。【具体实施方式】 本专利技术提供用于三维（3D)存储器的互连的设备及方法。一种实例设备可包含材 料堆叠，所述材料堆叠包含多个材料对，每一材料对包含形成于绝缘材料上方的导电线。所 述材料堆叠具有形成于在第一方向上延伸的一个边缘处的阶梯结构。每一阶梯包含所述材 料对中的一者。第一互连耦合到阶梯的所述导电线，所述第一互连在实质上垂直于所述阶 梯的第一表面的第二方向上延伸。 在本专利技术的以下详细描述中，参考形成本专利技术的部分的附图，且在附图中作为说 明而展示可如何实践本专利技术的一或多个实施例。这些实施例经足够详细地描述以使所属领 域的一般技术人员能够实践本专利技术的所述实施例，且应理解，在不脱离本专利技术的范围的情 况下可利用其它实施例且可作出过程、电及/或结构改变。 本文中的图遵循编号惯例，其中首位或前几位数字对应于图式编号且剩余数字识 别图式中的元件或组件。可通过使用类似数字而识别不同图之间的类似元件或组件。应了 解，本文中的各种实施例中所展示的元件可经添加、交换及/或消除以便提供本专利技术的数 个额外实施例。此外，图中所提供的元件的比例及相对尺度打算说明本专利技术的各种实施例 且并不用于限制意义。 如本文中所使用，术语"实质上"意指特性无需为绝对的，而是足够接近以便实现 特性的优点。例如，"实质上平行"并不限于绝对平行性，且可包含打算为平行的但归因于制 造限制而可能不会正好平行的定向。例如，"实质上平行"特征与平行定向的接近程度至少 大于与垂直定向的接近程度，且大体上形成为偏离平行数度。类似地，"实质上垂直"并不限 于绝对垂直性，且可包含打算为平行的但归因于制造限制而可能不会正好垂直的定向。例 如，"实质上垂直"特征与垂直定向的接近程度至少大于与平行定向的接近程度，例如偏离 垂直数度。 只为了便于使各种特征的命名彼此区分，可在本文中及/或在权利要求书中使用 术语"第一"、"第二"、"第三"及"第四"。此类术语的使用未必暗示材料具有不同组合物，而 是有时用于区别在不同高度处、在不同时间或以不同方式所形成的材料，即使其具有相同 组合物也如此。此类术语的使用并非打算传达特征的特定排序，包含（但不限于）形成顺 序。 3D NAND存储器可使用阶梯结构以使导电线堆叠中的相应导电线各自可为垂直于 所述导电线而定向的互连所接达。然而，随着导电线堆叠中的导电线的数量增加，到互连的 过渡可变得更具挑战性，这是因为待在导电线堆叠的宽度内完成的互连的数量也增加。因 此，3D NAND存储器的缩放可由此受到限制。将导电线及/或互连布置成彼此更紧密地接近 还会增加电容耦合，这也可限制3D NAND存储器的缩放。因而，可由用于本专利技术的3D存储 器的互连的设备及方法改善3D NAND存储器的缩放。 图1A到C是说明来自3D存储器阵列的现有技术互连的框图。例如，图1A是材料 堆叠106的侧视图（在X-Z平面中），图1B是材料堆叠106的俯视图（在X-Y平面中），且 图1C是材料堆叠106的端视图（在Y-Z平面中）。由图1A中的剖切线BB展示由图1B提 供的视图，且由图1A中的剖切线CC展示由图1C提供的视图。 图1A展示材料堆叠106的横截面侧视图。材料堆叠106包含多个材料对101，每 一材料对101包含形成于绝缘材料上方的导电线105。所述绝缘材料未在图1A中明确地 展示，但位于每一导电线105下方，例如（例如）位于图1A所展示的导电线之间的间隙中。 材料堆叠106具有形成于边缘处的阶梯结构111。导电线105的方向107在图1A中被展示 为对应于导电线105的最长尺寸的方向。 垂直互连112 (例如通孔）耦合到阶梯的导电线105。垂直互连112在实质上垂直 于阶梯的导电线105的顶部表面的方向上延伸。在此实例中，105的顶部表面位于X-Y平面 中，且垂直互连112是在Z方向上。互连114耦合到垂直互连112。互连114可为导电材 料，例如（例如）金属。互连114的方向109是对应于互连114的最长尺寸的方向。如图 1A所展示，互连114的方向109是在与导电线105的方向107相同的方向上，例如，在此实 例中为X方向。在平行于其中定向导电线105的平面的平面（例如，在此实例中为Y-Y平 面）中定向互连114。 图1B展示材料堆叠106的俯视图。材料堆叠106的宽度在图1B中被指示为WM。 阶梯结构111包含在图1B中被指示为PV的数个阶梯。图1A到C所展示的阶梯结构111 包含4个阶梯。互连114之间的间距在图1B中被指示为P M。，其限于小于（例如）WmAV。 随着导电线105的数量增加，rv增加，这对于给定（例如恒定）造成PM。减小。图1C是 材料堆叠106的横截面端视图。 图2是现有技术3D存储器阵列200的部分的透视图。存储器阵列200可包括（例 如）NAND闪速存储器阵列。存储器阵列200包含正交于数个导电线（例如存取线205及/ 或数据线202)而定向的串联耦合的存储器单元203的数个垂直串。如本文中所使用，A"耦 合到" B是指A及B操作地耦合在一起，例如其中A及B (例如）通过直接欧姆连接或通过 间接连接而彼此电连接。 3D存储器阵列200可包含具有多个材料对的材料堆叠206,每一对包含形成于绝 缘材料上方的导电线205。为清楚起见，从图2省略各种导电线之间的绝缘材料。 此外，3D存储器阵列200可在串联耦合的存储器单元203的垂直串的两端上包含 第一选择栅极线208 (耦合到第一选择栅极）及第二选择栅极线本文档来自技高网...
【技术保护点】
一种设备，其包括：材料堆叠，其包含多个材料对，材料对包含形成于绝缘材料上方的导电线，所述材料堆叠具有形成于在第一方向上延伸的一个边缘处的阶梯结构，阶梯包含所述材料对中的一者；第一互连，其耦合到阶梯的所述导电线，所述第一互连在实质上垂直于所述阶梯的第一表面的第二方向上延伸；及
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：丹沢彻，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。