一种碳化硅MOSFET沟道自对准工艺实现方法技术

本发明专利技术公开了一种碳化硅MOSFET沟道自对准工艺实现方法，包括：清洗碳化硅外延片；在所述碳化硅外延片上沉积第一层介质层；在所述第一层介质层上沉积第二层介质层；在所述第二层介质层上涂覆光刻胶，并光刻显影出初步的P型基区窗口；光刻胶掩膜刻蚀SiO2介质；以剩余光刻胶和SiO2组合掩膜刻蚀多晶硅，刻蚀完成后去除剩余光刻胶；以多晶硅为离子注入阻挡层，铝离子注入形成P型基区；在所述的多晶硅上沉积并刻蚀SiO2，形成侧墙掩膜；以多晶硅和侧墙为离子注入阻挡层，氮离子注入形成N+源区；去除SiO2及多晶硅，并形成P+离子注入阻挡层；铝离子注入形成P+接触区。本发明专利技术通过沉积多晶硅并形成侧墙作为P+接触区域阻挡层，避免该区域注入氮离子，不需要剥离工艺。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种碳化硅MOSFET沟道自对准工艺实现方法。
技术介绍
碳化硅材料具有优良的物理和电学特性，以其大禁带宽度、高临界击穿电场、高热导率和高饱和漂移速度等独特优点，成为制作高压、高功率、耐高温、高频、抗辐照器件的理想半导体材料，在军事和民事方面具有广阔的应用前景。以碳化硅材料制备的电力电子器件已成为目前半导体领域的热点器件和前沿研究领域之一。碳化娃MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)具有导通电阻低、开关速度快、温度可靠性高等优势，有望成为下一代高压功率开关器件。在碳化硅MOSFET中，相同面积的器件，元胞数量越多，有效面积越大，则器件的电流密度就会越大，因此减小碳化硅MSOFET器件中单个元胞面积，增加元胞数量，是目前提高器件电流密度的主要方法之一。减小碳化硅MOSFET器件中单个元胞面积的有效方法是减小沟道长度。为了减小光刻过程中环境以及人为的影响，长为0.5 μπι以下的沟道均采用沟道自对准工艺。现有的沟道自对准工艺在做N+源区离子注入前，利用剥离工艺在P +接触区域形成金属掩膜，作为P+区域离子注入阻挡层，以阻挡N +注入，这种方法引入剥离工艺，与硅工艺不兼容；同时高温离子注入过程中使用金属阻挡层，会对器件表面和离子注入机产生污染，如图1至图3所示，是现有技术碳化硅MOSFET器件沟道自对准工艺流程图。
技术实现思路
本专利技术提供一种碳化硅MOSFET沟道自对准工艺实现方法，能够避免使用剥离工艺以及金属作为离子注入阻挡层，同时与传统工艺相比可以减少一次光刻，提高P+接触区边界的精确度。为达上述目的，本专利技术采用下述技术方案:一种碳化硅MOSFET沟道自对准工艺实现方法，包括:清洗碳化硅外延片；在所述碳化娃外延片上沉积第一层介质层；在所述第一层介质层上沉积第二层介质层；在所述第二层介质层上涂覆光刻胶，并光刻显影出初步的P型基区窗口 ；光刻胶掩膜刻蚀S12介质；以剩余光刻胶和S1dl合掩膜刻蚀多晶硅，刻蚀完成后去除剩余光刻胶；以多晶硅为离子注入阻挡层，铝离子注入形成P型基区；在所述的多晶硅上沉积并刻蚀S12,形成侧墙掩膜；以多晶硅和侧墙为离子注入阻挡层，氮离子注入形成N+源区；去除Si02&多晶硅，并形成P+离子注入阻挡层；铝离子注入形成P+接触区。可选地，在所述清洗碳化娃外延片的步骤中，采用标准RCA工艺清洗碳化娃外延片，并用N2吹干。可选地，所述第一层介质层为多晶硅或非晶硅。可选地，所述第二层介质层为S12S SiN。可选地，刻蚀多晶硅为硬掩膜刻蚀，以提高多晶硅侧壁陡直性，同时带剩余光刻胶刻蚀，提高刻蚀选择比。可选地，P型基区注入时，P+区域上方沉积多晶硅阻挡层。可选地，沉积并刻蚀S12，在多晶硅两侧形成沟道宽度的S1JlU墙。可选地，在形成P+区域离子注入阻挡层时，考虑侧墙宽度，使N +源区与P +接触区域相连。可选地，各离子注入均为多次组合注入，形成均匀的杂质分布。可选地，所述的P型基区、P+接触区和N +源区均为碳化硅材料。本专利技术实施例提供的碳化硅MOSFET沟道自对准工艺实现方法，通过沉积多晶硅并形成侧墙作为P+接触区域阻挡层，避免该区域N+注入，不需要剥离工艺，与现有的硅工艺兼容，同时避免了金属阻挡层对外延片表面和离子注入机的污染；P+区域形成离子注入阻挡层窗口时，考虑多晶硅侧墙宽度，使P+接触区域与N +源区连接，实现沟道自对准工艺。【附图说明】为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1至图3为现有技术中碳化硅MOSFET器件沟道自对准工艺流程图；图4为本专利技术实施例提供的碳化硅MOSFET沟道自对准工艺实现方法流程图；图5至图17为本专利技术实施例提供的碳化硅MOSFET沟道自对准工艺实现方法中进行各工艺步骤后得到的结构示意图。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。如图4所示，本专利技术实施例提供一种碳化硅MOSFET沟道自对准工艺实现方法，包括如下步骤:步骤S101、清洗碳化硅外延片，得到如图5所示的结构；步骤S102、在所述碳化硅外延片上沉积2 μπι Poly Si并刻蚀形成离子注入阻挡层，得到如图6所示的结构；步骤S103、铝离子注入形成P base区域，得到如图7所示的结构；步骤S104、沉积800nm S12,得到如图8所示的结构；步骤S105、刻蚀800nm S12,形成侧墙并进行氮离子注入形成N+源区，得到如图9所示的结构；当前第1页1 2 本文档来自技高网...

【技术保护点】
一种碳化硅MOSFET沟道自对准工艺实现方法，其特征在于，包括：清洗碳化硅外延片；在所述碳化硅外延片上沉积第一层介质层；在所述第一层介质层上沉积第二层介质层；在所述第二层介质层上涂覆光刻胶，并光刻显影出初步的P型基区窗口；光刻胶掩膜刻蚀SiO2介质；以剩余光刻胶和SiO2组合掩膜刻蚀多晶硅，刻蚀完成后去除剩余光刻胶；以多晶硅为离子注入阻挡层，铝离子注入形成P型基区；在所述的多晶硅上沉积并刻蚀SiO2，形成侧墙掩膜；以多晶硅和侧墙为离子注入阻挡层，氮离子注入形成N+源区；去除SiO2及多晶硅，并形成P+离子注入阻挡层；铝离子注入形成P+接触区。

【技术特征摘要】

【专利技术属性】
技术研发人员：唐亚超，申华军，彭朝阳，白云，汤益丹，李诚瞻，刘国友，刘新宇，
申请(专利权)人：中国科学院微电子研究所，株洲南车时代电气股份有限公司，
类型：发明
国别省市：北京;11