一种PMOS管衬底切换电路制造技术

本发明专利技术提供一种PMOS管衬底切换电路，所述PMOS管衬底切换电路至少包括：第一PMOS管、第二PMOS管、第三PMOS管、弱下拉器件、第一电压输入端、第二电压输入端以及衬底电压输出端；所述第一PMOS管的漏端与第二PMOS管的漏端连接至衬底电压输出端；所述第一PMOS管的栅端与第三PMOS管的漏端相连，并通过所述弱下拉器件与地连接；所述第一PMOS管的源端、第二PMOS管的栅端和第三PMOS管的栅端均与所述第一电压输入端相连；所述第二PMOS管的源端和第三PMOS管的源端均与所述第二电压输入端相连。利用本发明专利技术的PMOS管衬底切换电路，简洁有效的实现了PMOS管衬底电压的切换，同时可以防止反向倒灌电流，节省芯片面积和成本，提高电路性能。

【技术实现步骤摘要】

本专利技术属于模拟集成电路领域，涉及多电压域电路，尤其是涉及不同电压域之间的PM0S管衬底切换电路，适用于单片式集成电路芯片中。
技术介绍
PM0S晶体管一般都做在N阱（Nwell)里面，并且Nwell的电位一般会连接到最高电压，以防止寄生PN结导通。对于多电源系统，很多电路的PM0S衬底需要根据情况连接到不同的电源上，衬底切换电路就是用来实现Nwell与不同电源的连接。传统的衬底切换电路如图1所示，它主要由两个二极管构成，两个输入端（VDD，VPP)分别连接到两个二极管的正端，两个二极管的负端连在一起构成输出端（nsub)。工作原理：假设PN结的导通电压为Vpn，当VDD电压高时，nsub = VDD-Vpn ;当VPP电压高时，nsub = VPP-Vpn ;所以nsub总是切换到电压高的一端并防止了电流从电压高的一端流向电压低的一端。缺陷：nsub永远比最高电压低一个PN节的导通电压Vpn，这将导致PM0S管的寄生PN结处于导通的边缘，这容易引起闩锁效应（latchup)。另外，专利US 6377112 B1提出了一种通过逻辑控制电路实现的衬底切换电路，如图2所示。它通过控制M0DE1，M0DE2的电压来对衬底电压进行切换，它解决了传统PM0S管衬底电压与最高电压之间的压差问题，但缺点是它需要复杂的逻辑控制电路来实现对MODEL M0DE2的控制，并且可能由于逻辑电路的时序问题产生毛刺。专利US 8787096 B1提出了另外一种形式的衬底切换电路，如图3所示。当图3中105为低电位时，PM0S管衬底（图3中110)连接到低电压电源，当图3中105为高电位时，PM0S管衬底（图3中110)连接到高电压电源，但它的缺陷是无法实现衬底电压根据电源电压的高低来自动切换。图2和图3均从原专利中摘取，具体请查看原专利。因此，提供一种新的PM0S管衬底切换电路是本领域技术人员需要解决的课题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种PM0S管衬底切换电路，既能解决衬底电压与最高电压之间的压差问题，又简洁实用，节省了芯片面积和成本，提尚了电路性能。为实现上述目的及其他相关目的，本专利技术提供一种PM0S管衬底切换电路，所述PM0S管衬底切换电路至少包括：第一 PM0S管、第二 PM0S管、第三PM0S管、弱下拉器件、第一电压输入端、第二电压输入端以及衬底电压输出端；所述第一 PM0S管的漏端与第二 PM0S管的漏端连接至衬底电压输出端；所述第一 PM0S管的栅端与第三PM0S管的漏端相连，并通过所述弱下拉器件与地连接；所述第一 PM0S管的源端、第二 PM0S管的栅端和第三PM0S管的栅端均与所述第一电压输入端相连；所述第二 PM0S管的源端和第三PM0S管的源端均与所述第二电压输入端相连。作为本专利技术PM0S管衬底切换电路的一种优化的方案，所述弱下拉器件为电流源器件或者电阻。作为本专利技术PM0S管衬底切换电路的一种优化的方案，所述电流源器件为NM0S管。作为本专利技术PM0S管衬底切换电路的一种优化的方案，所述第一 PM0S管和第二PM0S管用于实现衬底电压输出端的电压切换，所述第三PM0S管用于实现第一电压输入端和第二电压输入端的电位检测以及第一 PM0S管栅端电位的切换。作为本专利技术PM0S管衬底切换电路的一种优化的方案，所述弱下拉器件用于实现第一 PM0S管栅端电位的弱下拉。作为本专利技术PM0S管衬底切换电路的一种优化的方案，所述第一PM0S管、第二PM0S管、第三PM0S管的阈值电压为Vth，第一电压输入端的电压为VDD，第二电压输入端的电压为VPP,当VPP〈VDD+Vth时，衬底电压输出端的电压为VDD ;当VPP>VDD+Vth时，衬底电压输出端的电压切换为VPP。如上所述，本专利技术的PM0S管衬底切换电路，包括：第一 PM0S管、第二 PM0S管、第三PM0S管、弱下拉器件、第一电压输入端、第二电压输入端以及衬底电压输出端；所述第一PM0S管的漏端与第二 PM0S管的漏端连接至衬底电压输出端；所述第一 PM0S管的栅端与第三PM0S管的漏端相连，并通过所述弱下拉器件与地连接；所述第一 PM0S管的源端、第二PM0S管的栅端和第三PM0S管的栅端均与所述第一电压输入端相连；所述第二 PM0S管的源端和第三PM0S管的源端均与所述第二电压输入端相连。通过本专利技术的PM0S管衬底切换电路，简单有效的实现了衬底切换的电路，既解决了衬底电压与最高电压之间的压差问题，又简洁实用，节省了芯片面积和成本，提高了电路性能。【附图说明】图1为传统衬底切换电路的结构示意图。图2为US 6377112 B1衬底切换电路的结构示意图。图3为US 8787096 B1衬底切换电路的结构示意图。图4为本专利技术PM0S管衬底切换电路的结构示意图。图5为本专利技术PM0S管衬底切换电路的其中一种实施方式的结构不意图。图6为米用本专利技术PM0S管衬底切换电路的另外一种实施方式的结构不意图。图7为本专利技术【具体实施方式】中衬底切换电路工作示意图。元件标号说明Ml第一 PM0S 管M2第二 PM0S 管M3第三 PM0S 管II弱下拉器件R1电阻NlNM0S 管VDD第一电压输入端的电压VPP第二电压输入端的电压nsub衬底电压输出端【具体实施方式】以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅附图4?图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本专利技术提供一种PM0S管衬底切换电路，如图4所示，所述PM0S管的衬底切换电路包括三个PM0S管、两个输入端、一个输出端以及一个弱下拉器件，其中，三个PM0当前第1页1 2 本文档来自技高网...

【技术保护点】
一种PMOS管衬底切换电路，其特征在于，所述PMOS管衬底切换电路至少包括：第一PMOS管、第二PMOS管、第三PMOS管、弱下拉器件、第一电压输入端、第二电压输入端以及衬底电压输出端；所述第一PMOS管的漏端与第二PMOS管的漏端连接至衬底电压输出端；所述第一PMOS管的栅端与第三PMOS管的漏端相连，并通过所述弱下拉器件与地连接；所述第一PMOS管的源端、第二PMOS管的栅端和第三PMOS管的栅端均与所述第一电压输入端相连；所述第二PMOS管的源端和第三PMOS管的源端均与所述第二电压输入端相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈建兴，
申请(专利权)人：上海巨微集成电路有限公司，
类型：发明
国别省市：上海;31