一种数字示波器的波形搜索方法技术

本发明专利技术公开了一种数字示波器的波形搜索方法，在硬件协同处理装置中，根据用户设置的相关波形参数将经过数字示波器的信号调理电路和信号整形电路的模拟信号转换为1路或者2路数字信号，该数字信号进入用户选中的波形搜索模块。波形搜索模块在FPGA的系统时钟下不断检测输入的数字信号流符合用户设置参数的逻辑电平，并将该逻辑电平出现的起始时间Ts存入波形搜索数据存储器中。微处理器从存储器中读取时间数据再据根据当前数字示波器的时基档位计算出标记点在屏幕上的对应位置。

【技术实现步骤摘要】

本专利技术属于波形搜索
，更为具体地讲，涉及一种数字示波器的波形搜索 方法。
技术介绍
示波器作为最为通用的测试仪器广泛运用于各个行业，一台功能丰富的示波器能 够得到更多用户的青睐。随着电子技术和半导体技术的飞速发展，电子电路系统度越来越 复杂、数据传输量也越来越大。通过调节示波器触发类型的方法捕获用户感兴趣的波形特 征已经不能满足需求，快速的从海量数据中搜索出所有用户关心的波形特征能够适应当今 复杂的电子电路系统测试需求。 国内示波器行业由于研究时间相对较短，普遍采用"现场可编程逻辑器件（FPGA) + 微处理器"的架构。微处理器多数为单线程、系统时钟不到200MHz。波形特征搜索采用软 件的方式实现，即根据用户设置的搜索条件在缓存区寻找符合条件的数据点。该方法有明 显的缺陷： (一）速度慢 影响示波器的响应时间。微处理器的单线程、低时钟的工作方式决定了波形特征 搜索的指令逐步执行、耗时严重。如ADSP BF531系统典型时钟为133. 3MHz，在某时基档位 下搜索波形的上升时间需要1000个时钟周期。那么需要的时间约为7. 5us。 (二）降低波形捕获率 波形捕获率Waeq与波形数据处理时间（采集的死区时间）D和采集时间T aeq的关系 如下： 采用软件的方式实现波形特征搜索功能，采用的是将缓冲区数据逐次的跟用户设 定条件做比较，符合条件则标记，然后继续比较，直到缓冲区数据比较完成。这样逐次比较 的过程浪费大量的示波器处理时间，延长了波形采集的死区时间D，由上述公式可知，也就 降低了波形捕获率。 (三）范围小 软件方式只是查找显示缓存区的数据。显示缓存区存储容量小，只有几百个采样 点，搜索到用户感兴趣的波形数量小，或者根本不能搜索到用户感兴趣的波形特征，但用户 感兴趣的波形特征却存在。同时示波器中海量波形数据库中的波形特征无法搜索，也极大 地降低了示波器的效率。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供， 利用硬件协同处理装置实现波形搜索功能，改善数字示波器波形搜索速度慢、波形捕获率 低、范围小的缺陷。 为实现上述专利技术目的，本专利技术，其特征在于，包括 以下步骤： (1)、对硬件协同处理装置进行初始化 (1. 1)、对信号整形电路初始化 信号整形电路中的多路选择器A选择通道1作为默认的信号输入通道； 根据数字示波器采集系统得到输入信号的幅度V，将比较器H的阈值电平设置为 V/2,比较器L的阈值电平设置为0 ; (1. 2)、对 FPGA 初始化 将FPGA中的多路选择器B、时间计数器模块、地址生成器模块、数据选择器模块、 触发时间记录模块、波形搜索模块、协同处理控制器模块、波形搜索数据存储器模块进行初 始化； (2)、波形搜索参数设置 用户通过数字示波器的人机交互界面向硬件协同处理装置设置相关波形参数； (3)、信号输入 输入信号经过信号调理电路后输入到硬件协同处理装置，再经过其内部的信号整 形电路后得到数字信号，最后将数字信号送到FPGA中的多路选择器B，并行执行步骤（4)和 (5)； (4) FPGA实现波形搜索 (4. 1)、使能装置中的时间计数器模块、地址生成器模块，并根据步骤⑵的设置 相关波形参数使能指定的波形搜索模块，并将多路选择器B的输出接入到该波形搜索模 块，指定波形搜索模块输出的数据流通过数据选择器模块输出到波形搜索数据存储器中； (4. 2)、FPGA重复的从输入的数字信号流中查找符合条件的数字信号，如果没有 找到符合条件的数字信号，则继续执行步骤（4. 2)，如果找到符合条件的数字信号，则进一 步根据步骤（2)设置的参数判断是否有持续时间长度要求，如果有持续时间长度要求的波 形，则进入步骤（4.3);如果没有持续时间长度要求的波形，则进入步骤（4.4); (4. 3)、记录该数字信号出现的起始时间Ts和结束时间Te，得到该数字信号的波 形时间长度T = (Te-Ts)，再比较波形时间长度T与用户设置的时间值Tu是否满足用户设 置关系，如果满足，则将起始时间Ts送到时间数据总线上，再进入步骤（4.5);如果不满足， 则不向时间数据总线上传输数据； (4. 4)、记录该数字信号出现的起始时间Ts，并将起始时间Ts送到时间数据总线 上，再进入步骤（4.5); (4. 5)、当时间数据总线上出现有效时间数据时，地址生成器从0地址依次循环产 生操作波形搜索数据存储器所需要的写地址，再根据当前的地址将数据选择器输出的数据 流存入波形搜索数据存储器中； (5)、触发时间记录 首先使能触发时间记录模块，触发时间记录模块在数字示波器有效的触发信号产 生时，将时间计数器当前的计数值锁存到Dt"gCT中；将地址生成器当前的地址锁存到A &lgCT 中； (6)、处理器数据处理 (6. 1)、处理器对数字示波器本次采集后的波形数据进行处理和显示； (6. 2)、在步骤（6. 1)完成后，处理器读取数字示波器当前的时基档位，计算出屏 幕显示的时间长度Ddlsplay;读取D "gCT、预触发深度值Plength、波形搜索数据存储器长度Pflfci, 计算出屏幕显示所需的时间范围D lf3ft和D Hght; 其中，Dttlgra^t作为波形搜索数据与数字示波器触发点对齐的参考值、D ^和D "ght 分别为屏幕显示波形搜索数据对应的最小值和最大值； (6. 3)、处理器从At"gCT中依次向触发前数据区读取数据，如果读取数据在D lrft和 Dt"gCT之间则在屏幕上标记，如果读取数据小于D lrft时则进入步骤（6. 4); (6. 4)、处理器从At"gCT中依次向触发后数据区读取数据，如果读取数据在D &lgCT 和D"ght之间则在屏幕上标记，如果读取数据大于D "ght则停止标记，且表示本次波形搜索完 成。 本专利技术的专利技术目的是这样实现的： 本专利技术，在硬件协同处理装置中，根据用户设置 的相关波形参数将经过数字示波器的信号调理电路和信号整形电路的模拟信号转换为1 路或者2路数字信号，该数字信号进入用户选中的波形搜索模块。波形搜索模块在FPGA的 系统时钟下不断检测输入的数字信号流符合用户设置参数的逻辑电平，并将该逻辑电平出 现的起始时间Ts存入波形搜索数据存储器中。微处理器从存储器中读取时间数据再据根 据当前数字示波器的时基档位计算出标记点在屏幕上的对应位置。 同时，本专利技术还具有以下有益效果： (1)、本专利技术采用硬件（FPGA)的方式实现波形搜索，节约了搜索的时间。FPGA的时 钟为300MHz左右，微处理器（如ADSP BF531)时钟为133MHz左右，比如显示缓存区有1600 个数据，采用微处理器搜索边沿特征的时间至少为1600*7. 5ns = 12us，采用FPGA搜索边沿 特征的时间5*3. 2ns = 16ns。单从消耗的时间来看，FPGA能够在更短的时间内完成。 (2)、微处理器的指令是逐条（串行）执行，影响数字示波器的响应时间。FPGA实 现搜索是并行执行，即与数字示波器的采集同时运行；几乎不影响数字示波器的响应时间， 微处理器只需要读取存储器中的数据进行标记，相对于采用纯软件实现波形特征搜索节约 了大量时间，对数本文档来自技高网...

【技术保护点】
一种数字示波器的波形搜索方法，其特征在于，包括以下步骤：(1)、对硬件协同处理装置进行初始化(1.1)、对信号整形电路初始化信号整形电路中的多路选择器A选择通道1作为默认的信号输入通道；根据数字示波器采集系统得到输入信号的幅度V，将比较器H的阈值电平设置为V/2，比较器L的阈值电平设置为0；(1.2)、对FPGA初始化将FPGA中的多路选择器B、时间计数器模块、地址生成器模块、数据选择器模块、触发时间记录模块、波形搜索模块、协同处理控制器模块、波形搜索数据存储器模块进行初始化；(2)、波形搜索参数设置用户通过数字示波器的人机交互界面向硬件协同处理装置设置相关波形参数；(3)、信号输入输入信号经过信号调理电路后输入到硬件协同处理装置，再经过其内部的信号整形电路后得到数字信号，最后将数字信号送到FPGA中的多路选择器B，并行执行步骤(4)和(5)；(4)FPGA实现波形搜索(4.1)、使能装置中的时间计数器模块、地址生成器模块，并根据步骤(2)的设置相关波形参数使能指定的波形搜索模块，并将多路选择器B的输出接入到该波形搜索模块，指定波形搜索模块输出的数据流通过数据选择器模块输出到波形搜索数据存储器中；(4.2)、FPGA重复的从输入的数数字信号流中查找符合条件的数字信号，如果没有找到符合条件的数字信号，则继续执行步骤(4.2)，如果找到符合条件的数字信号，则进一步根据步骤(2)设置的参数判断是否有持续时间长度要求，如果有持续时间长度要求的波形，则进入步骤(4.3)；如果没有持续时间长度要求的波形，则进入步骤(4.4)；(4.3)、记录该数字信号出现的起始时间Ts和结束时间Te，得到该数字信号的波形时间长度T＝(Te‑Ts)，再比较波形时间长度T与用户设置的时间值Tu是否满足用户设置关系，如果满足，则将起始时间Ts送到时间数据总线上，再进入步骤(4.5)；如果不满足，则不向时间数据总线上传输数据；(4.4)、记录该数字信号出现的起始时间T，并将起始时间Ts送到时间数据总线上，再进入步骤(4.5)；(4.5)、当时间数据总线上出现有效时间数据时，地址生成器从0地址依次循环产生操作波形搜索数据存储器所需要的写地址，再根据当前的地址将数据选择器输出的数据流存入波形搜索数据存储器中；(5)、触发时间记录首先使能触发时间记录模块，触发时间记录模块在数字示波器有效的触发信号产生时，将时间计数器当前的计数值锁存到dtriger中；将地址生成器当前的地址锁存到Atriger中；(6)、处理器数据处理(6.1)、处理器对数字示波器本次采集后的波形数据进行处理和显示；(6.2)、在步骤(6.1)完成后，处理器读取数字示波器当前的时基档位，计算出屏幕显示的时间长度Ddisplay；读取Dtriger、预触发深度值Plength、波形搜索数据存储器长度Pfifo，计算出屏幕显示所需的时间范围Dleft和Dright；Dleft＝Dtriger‑Ddisplay*Plength/PfifoDright=Dtriger+Ddisplay*(1-PlengthPfifo)]]>其中，Dtriger值作为波形搜索数据与数字示波器触发点对齐的参考值、Dleft和Dright分别为屏幕显示显示波形搜索数据对应的最小值和最大值；(6.3)、处理器从Atriger中依次向触发前数据区读取数据，如果读取数据在Dleft和Dtriger之间则在屏幕上标记,如果读取数据小于Dleft时则进入步骤(6.4)；(6.4)、处理器从Atriger中依次向触发后数据区读取数据，如果读取数据在Dtriger和Dright之间则在屏幕上标记，如果读取数据大于Dright则停止标记，且表示本次波形搜索完成。...

【技术特征摘要】

【专利技术属性】
技术研发人员：曾浩，许波，黄武煌，杨扩军，邱渡裕，蒋俊，潘卉青，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51