后端金属层中的集成电阻式存储器制造技术

本发明专利技术涉及后端金属层中的集成电阻式存储器，提供存储器器件，其具有集成在其后端层内的电阻式切换存储器。举例来说，在多种实施例中，该电阻式切换存储器可以是嵌入式存储器，例如高速缓存、随机存取存储器等。电阻式存储器可以制造在多种后端金属化结构之间，该后端金属化结构包括后端铜金属层并且部份地利用一个或多个镶嵌工艺。在一些实施例中，电阻式存储器可以部份地使用镶嵌工艺以及部份地使用负蚀刻处理而制造，其利用四个或更少的光阻掩模。因此，本发明专利技术提供相对低成本且高性能的嵌入式存储器，其兼容于集成电路铸造制造工艺的多样性。

【技术实现步骤摘要】
【专利说明】后端金属层中的集成电阻式存储器本申请主张第61 /98 7，415号美国临时专利申请案的权益，其名称为铜后端金属层中集成电阻式存储器的制造方法和结构(METHOD AND STRUCTURE OF INTEGATINGRESISTIVE MEMORY IN COPPER BACKEND METAL LAYERS)并提交于 2014 年 5 月 I 日，于此将其各自分别完整内容并入本文且于各方面做为参考。
一般来说，本专利技术涉及电子存储器，例如，本专利技术描述在存储器器件的铜后端金属层之间具有可缩放电阻式存储器结构的存储器器件。
技术介绍
在集成电路
内的最近革新是双端存储器。双端存储器对比于，例如，栅控制存储器，其中该栅控制存储器的两个端子之间的导电性是由称为栅极端子的第三端子所介导。双端存储器器件在功能上以及结构上都可不同于三端器件。例如，一些双端器件可以建构在一对导电接点之间，而不是具有邻近于一组导电端子的第三端子。不同于通过施加到所述第三端子的刺激而被操作，双端存储器器件可以藉由施加刺激到该对导电接点的一者或两者而控制。本申请的专利技术人更进一步了解到双端存储器技术的多样性，例如相变存储器、磁阻存储器、等等。电阻式存储器是个预计会有良好物理特性的双端存储器。虽然大部分的电阻式存储器技术正处于发展阶段，电阻式存储器器件以及其制造的各种技术概念已经被专利技术人所演示，并且处于一个或多个证明或反驳相关理论的验证阶段。即便如此，电阻式存储器技术相较于竞争技术仍可在半导体电子产业保持实质的优势。由于电阻式存储器技术的模型已经进行过试验并已得到结果，从该结果可推测到其中电阻式存储器取代传统存储器的存储器器件。例如，专利技术人已经进行了涉及存储器阵列的软件模型的研究，其中该存储器阵列包括电阻式存储器以代替互补金属氧化物半导体(CMOS)的NAND或NOR存储器。软件预测表明双端存储器阵列可以提供用于电子设备的显着益处，其包括减少的功耗、更高的存储器密度、先进的技术节点、或改良的性能等等。鉴于上述情况，专利技术人致力于发现双端子存储器可以提供电子器件实际益处的应用。
技术实现思路
以下呈现本专利技术的简要概述以提供本专利技术一些面向的基本理解。此概述不是本专利技术的详尽概况。其既不旨在标识说明书的关键或重要元素，也不在于描绘本说明书中，或在权利要求的任何范围中的任何特定实施例的范围。其目的在于以简化形式呈现本说明书的一些概念，作为呈现本公开更详细描述的前言。在一个或多个实施例中，本申请提供了一种具有电阻式切换存储器集成在存储器件的后端层内的存储器器件。在多种实施例中，该电阻式切换存储器可以是嵌入式存储器，例如高速缓存、随机存取存储器等。在其他实施例中，电阻性存储器可利用至少一个镶嵌工艺而在存储器器件的后端金属铜层之间来制造。在一些实施例中，电阻式存储器可以部份地使用镶嵌工艺以及部份地使用负蚀刻处理(例如，光阻掩模和蚀刻工艺)而制造。例如，在一些实施例中，制造电阻式存储器使用不超过四个光阻掩模。在至少一个实施例中，制造电阻式存储器可以使用不超过两个光阻掩模。在其他的实施例中，本申请提供了一种具有电阻式存储器阵列的存储器器件，该电阻式存储器阵列嵌入在存储器器件的后端铜金属化结构中。此外，可以在不改变或不实质上改变铜金属化结构的层间电介质厚度的情况下提供电阻式存储器阵列。因此，电阻式存储器可以被嵌入在存储器器件内，同时保持电气模型与存储器器件的前端组件相关联。在一个或多个其它实施例中，电阻式存储器可以嵌入至存储器器件的后端铜金属层之间。此外，电阻式存储器可以多层方式来制造，该多层包括具有第一横向尺寸(例如，宽度、直径等)的第一层子集。此外，电阻式存储器可以包括具有第二横向尺寸的第二层子集，该第二横向尺寸大于涵盖或实质上涵盖该第一层子集的第一横向尺寸。在至少一个实施例中，可至少部份使用镶嵌工艺形成第一层子集，如此可沿第一层子集的侧壁减轻泄漏路径。此外，可以用负蚀刻工艺形成第二层子集来降低制造嵌入电阻式存储器的成本。在其他实施例中，本申请提供一种存储器器件。该存储器器件可包括衬底，其包括至少部份形成在所述衬底内的一个或多个电子器件；介电层，其位于该衬底上方；以及通孔结构，其于该介电层内加衬有扩散减缓层并且填充有铜金属，其中，所述通孔结构通过移除该介电层的一部分而形成。此外，存储器器件可以包括阻挡层，其形成在该介电层和该通孔结构上方，并且所述阻挡层减轻铜材料扩散进入或穿过所述阻挡层；以及第二通孔结构，其形成在该阻挡层内并且暴露出该通孔结构中的铜金属的顶表面。在一个或多个实施例中，存储器器件还可以包括导电插塞，其经由镶嵌工艺形成在该第二通孔结构内并与该铜金属的顶表面电接触。在另一个实施例中，存储器器件可包括存储器单元堆栈，其沉积在该阻挡层上方以及在该第二通孔结构内的导电插塞上方，其中，所述存储器单元堆栈被图案化及蚀刻以形成在该通孔结构上方的分立双端子存储器器件，并使该导电插塞作为该分立双端子存储器器件的底部端子。在本申请的其他实施例中，提供了一种用于形成电阻式存储器单元的方法。该方法可以包括提供半导体衬底，该半导体衬底具有复数个互补金属氧化物半导体器件形成其上，并且具有复数个暴露的铜导体接触区域；以及形成阻挡层在该半导体衬底和该铜导体接触区域上方。该方法可以进一步包括形成复数个底部电极在该阻挡层内，该底部电极与该铜导体接触区域的至少一个子集的相应的每一个电接触；以及设置一组电阻式存储器单元层在该阻挡层上方，其可另外包括:设置电阻式切换材料在所述复数个底部电极上方并与其电接触，以及设置主动金属材料在所述电阻式切换材料上方并与其电接触。除了上述之外，该方法可以包括设置蚀刻停止层，该蚀刻停止层包含在该主动金属材料的部分上方的分立蚀刻停止区段；以及蚀刻位于该分立蚀刻停止区段之间的该组电阻式存储单元层，以形成复数个电阻式存储器结构。此外，该方法可以包括将第一电介质层沉积在该复数个电阻式存储器结构上方及之间，并蚀刻该第一介电层，以暴露该复数个电阻式存储器结构的蚀刻停止层。此外，该方法可以包括将第二介电层沉积在该第一介电层的至少一部分上方以及在该复数个电阻式存储器结构的蚀刻停止层上方，以及在该第二介电层的分立掩模部分上方形成并图案化掩模层。接着，该方法可以包括响应于所述掩模层，蚀刻该第二介电层的至少一部分，以形成复数个接触通孔，其分别暴露出所述复数个电阻式存储器结构的分立蚀刻停止区段的至少一部分；以及在该复数个接触通孔内将铜金属层形成在所述复数个电阻式存储器结构的分立蚀刻停止区段的部分上方并与其个别电接触。。在一个或多个本专利技术的其它实施例中，提供种形成包含嵌入电阻式存储器的器件的方法。该方法可以包括提供衬底，该衬底具有复数个CMOS器件形成其上，并形成第一铜金属层在该衬底上方，该第一铜金属层包括复数个铜接触垫。此外，该方法可以包括形成复数个电阻式存储器器件在该衬底的表面区域部分上方并在该表面区域部份内与该复数个铜接触垫的相对应子集的相应的一个接触，其中，形成该复数个电阻式存储器器件是藉由使用两个、三个或四个光阻掩模层，并且进一步其中，该复数个电阻式存储器器件包括一组第一存储器接触区域的相应的一个。此外，该方法可以包括形成第二铜金属层在该本文档来自技高网...

【技术保护点】
一种存储器器件，包括：衬底，其包括至少部份形成在所述衬底内的一个或多个电子器件；介电层，其位于该衬底上方；通孔结构，其于该介电层内加衬有扩散减缓层并且填充有铜金属，其中，所述通孔结构通过移除该介电层的一部分而形成；阻挡层，其形成在该介电层和该通孔结构上方，其中，所述阻挡层减轻铜材料扩散进入或穿过所述阻挡层；第二通孔结构，其形成在该阻挡层内并且暴露出该通孔结构中的铜金属的顶表面；导电插塞，其经由镶嵌工艺形成在该第二通孔结构内并与该铜金属的顶表面电接触；以及存储器单元堆栈，其沉积在该阻挡层上方以及在该第二通孔结构内的导电插塞上方，其中，所述存储器单元堆栈被图案化及蚀刻以形成在该通孔结构上方的分立双端子存储器器件，并使该导电插塞作为该分立双端子存储器器件的底部端子。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：S·纳拉亚南，S·麦斯威尔，N·小瓦斯克斯，H·Y·吉，
申请(专利权)人：科洛斯巴股份有限公司，
类型：发明
国别省市：美国;US