本发明专利技术涉及一种基于现场可编程门阵列的IGBT串联均压控制方法，N个IGBT串联，每个IGBT的集射极两端依次连接静态均压分压电路、差分放大电路、AD转换电路，所有AD转换电路输出接FPGA最小系统，FPGA最小系统采集每个IGBT的集射极电压值Vce_i，主电路电压Vs，设定电压超限裕度为 ，当检测到第i个IGBT的集射极电压Vce_i超过上限值时，控制信号输出高电平，直至Vce_i小于下限值，FPGA最小系统输出控制信号与原电力电子设备的开关信号相互叠加作为每个IGBT驱动电路的输入。引入集射极电压闭环反馈控制，软件实现均压，减少了模拟器件的使用，降低了电能损耗；控制算法简单，使控制信号能快速作用于IGBT上，在高频工作条件下仍然能实现均压。
【技术实现步骤摘要】
本专利技术涉及一种半导体控制技术，特别涉及一种基于现场可编程门阵列的IGBT 串联均压控制方法。
技术介绍
绝缘概双极晶体管（Insulated Gate Bipolar Transistor，IGBT)是由 BJT (双极 型三极管）和MOS (绝缘栅型场效应管）组成的复合全控型电压驱动式功率半导体器件。由 于IGBT具有高输入阻抗、易于驱动、开关速度快等优点，使其在柔性直流输电、新能源发电 并网、孤岛供电等领域应用广泛。但目前商用的单个IGBT耐压值有限(约6.5 kV)，不能满 足上述高压大功率场合的要求，最简单的解决方法是将多个IGBT串联使用，每个IGBT承受 相同的电压值。IGBT直接串联的技术难点在于：由于IGBT特性参数的差异和门极驱动信 号的延迟，会引起串联阀中的IGBT开断过程不一致，进而导致某些IGBT的集射极电压超过 耐压值，这就需要一种方法使IGBT在开关过程时达到均压。 IGBT串联均压包括静态均压和动态均压，其中静态均压可通过在IGBT集射极两 端并联电阻来解决，而动态均压问题却未能很好的解决。现有的动态均压方法主要有缓冲 电路法、同步控制法、门极有源电压控制法。 缓冲电路法利用电阻R、电容C、二极管D所组成的电路，来吸收IGBT开断过程中 的电压、电流尖峰，此方法结构简单，易于实现，但是所需要的RCD器件电压等级高，成本较 大。 同步控制法使用一个同步变压器将各个IGBT的驱动信号耦合在一起，降低了由 于门极驱动信号延迟而造成的电压不均衡，但对由于IGBT特性参数差异引起的电压不均 衡没有效果。 门极有源电压控制法通过调整门极的输入电压，使IGBT的集射极电压与预设的 电压参考曲线一致，此方法用闭环反馈控制来实现均压，调节精度高，但电压参考曲线的设 定可复制性差，且控制算法复杂，时延大，有待改进。
技术实现思路
本专利技术是针对IGBT串联使用均压控制存在的问题，提出了一种基于现场可编程 门阵列的IGBT串联均压控制方法，通过控制现场可编程门阵列FPGA的输出，达到均压目 的。 本专利技术的技术方案为：一种基于现场可编程门阵列的IGBT串联均压控制方 法，N个IGBT串联，每个IGBT的集射极两端依次连接静态均压分压电路、差分放大电 路、AD转换电路，所有AD转换电路输出接基于现场可编程门阵列FPGA最小系统，FPGA 最小系统采集每个IGBT的集射极电压值心e_i，主电路电压Ks，设定电压超限裕度为 当检测到第i个IGBT的集射极电压心超过上限值轉时，控制信号输出高电平，直至 小于下限值碎，FPGA最小系统输出控制信号与原电力电子设备的开关信号相互叠加 作为每个IGBT驱动电路的输入，其中 所述静态均压分压电路由两个串联的电阻组成，Y =1、2……N，并联在每 个IGBT的集射极两端，:???::+ ??的比值即为分压的比例，分压的比例相同，并根据 IGBT串联阀承受的主电路电压Ks和AD电路的最大输入范围进彳丁调整，?两足 所述差分放大电路为运放差分放大电路，运放差分放大电路输出= 其中G为放大器的高电平端，为放大器的低电平端。 本专利技术的有益效果在于：本专利技术基于现场可编程门阵列的IGBT串联均压控制方 法，引入集射极电压闭环反馈控制，软件实现均压，减少了模拟器件的使用，降低了电能损 耗；控制算法简单，使控制信号能快速作用于IGBT上，在高频工作条件下仍然能实现均压， 可靠性更好；均压电路拓扑结构简单，易于实现，硬件设计成本低，软件可移植性好，适用于 任意有IGBT串联阀的电力电子设备。【附图说明】 图1为本专利技术基于现场可编程门阵列的IGBT串联均压控制电路图； 图2为本专利技术控制方法的软件流程图； 图3为本专利技术实施例中未使用均压方法的三个IGBT波形对比图； 图4为本专利技术实施例中使用均压方法的三个IGBT波形对比图。【具体实施方式】 本专利技术方法由硬件部分和软件部分共同实现，如图1为一种基于现场可编程门阵 列的IGBT串联均压控制电路图，包括依次连接的静态均压电路、分压电路、差分放大电路、 AD转换电路、FPGA最小系统，软件部分为FPGA平台上的控制程序。图1中的开关信号、驱 动电路、IGBT为原电力电子设备应有的基本配置。图1中有A^IGBT串联，即G n。 静态均压电路由两个串联的电阻组成，同时实现分压电路功能，其中阻值小的电 阻(称之为分压电阻）占串联电阻总电阻的比例即为分压电路的降压比例。 差分放大电路由一个差分放大器构成，放大器的正输入端通过电阻接分压电阻的 高电平端，负输入端通过电阻接分压电阻的低电平端，输出端接AD转换电路的输入。差分 放大电路可消除分压电阻两端电压的高共模值。 为满足高频工作的要求，所述AD转换电路采用高速AD芯片，采样率大于20M SPS， 精度不小于8位。AD转换电路的输出送入FPGA最小系统，FPGA采用Altera Cyclone IV EP4CE6F17C8N芯片，倍频到IOOM Hz使用。FPGA依据串联段中M、IGBT的集射极电压值， 通过软件控制程序输出庸各控制信号，分别送入HGBT的驱动电路输入端，FPGA的控制 信号与原电力电子设备的开关信号相互叠加作为IGBT驱动电路的输入。 所述FPGA控制程序思路为：外IGBT串联，主电路电压Κ?，设定电压超限裕度为 @。当检测到第i个IGBT的集射极电压心超过上限值I时，控制信号输出高电平，直 至Fee_i小于下限值K。其中：以下以第1路为例进行分析，其他路的设计同第1路，即满足：静态均压电路同时实现分压电路功能，由屯和&组成，的比值即为分 压的比例，此比例每路都相同，需要根据IGBT串联阀承受的主电路电压Ks和AD电路的最 大输入范围Gims进行调整，取值原则为：差分放大电路由电阻#13、#14、#15、^16和放大器组成，放大器的正输入端经电阻^ 13与 分压电阻札的高电平端G相连，负输入端经电阻&与斗的低电平端C相连，负输入端 的反馈电阻为A5，正输入端的A-端接地，放大器输出端接AD转换电路的输入。设计 A3=A4=W15=I贝丨J放大器的输出电压：(5) 图2为FPGA控制程序流程图，对于第I 路来说，AD转换电路采集到 IGBT的集射极两端电压心后，第一步，判断其是否大于上限值_，如果大于，则把标志 位1，否则保持初始值0 ;第二步，判断Flag_ i是否为1，若为1则进行第三步， 否则输出低电平；第三步，判断是否小于:f|，如果小于，则输出低电平，否则输出高电 平。 为验证本专利技术的有效性，搭建实验模型：主回路电压1500V，3个IGBT串联，IGBT 开关频率为IOk Hz。不加任何均压措施时3个IGBT集射极电压波形如图3所示，应用本发 明的均压方法后3个IGBT的电压波形如图4所示。图3和图4可以直观地证明本专利技术的 IGBT串联均压方法的有效性。【主权项】1. 一种基于现场可编程门阵列的IGBT串联均压控制方法，其特征在于，N个 IGBT串联，每个IGBT的集射极两端依次连接静态均压分压电路、差分放大电路、AD 转换电路，所有AD转换电路输出接基于现场可编程门阵列FPGA最小系统，FPGA最 小系统采集每个IGBT的集射极电本文档来自技高网...
【技术保护点】
一种基于现场可编程门阵列的IGBT串联均压控制方法，其特征在于，N个IGBT串联，每个IGBT的集射极两端依次连接静态均压分压电路、差分放大电路、AD转换电路，所有AD转换电路输出接基于现场可编程门阵列FPGA最小系统，FPGA最小系统采集每个IGBT的集射极电压值Vce_i，主电路电压Vs，设定电压超限裕度为，当检测到第i个IGBT的集射极电压Vce_i超过上限值时，控制信号输出高电平，直至Vce_i小于下限值，FPGA最小系统输出控制信号与原电力电子设备的开关信号相互叠加作为每个IGBT驱动电路的输入，其中。
【技术特征摘要】
【专利技术属性】
技术研发人员：李然月，王朝立，王刚，宋晓明，王雪，
申请(专利权)人：上海理工大学，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。