导电盲孔结构及其制法制造技术

一种导电盲孔结构及其制法，该导电盲孔结构的制法，通过先形成穿孔于一封装胶体上，再形成介电层于该封装胶体上，且该介电层填满该些穿孔，之后形成盲孔于该介电层上，且该盲孔位于该些穿孔中，最后形成导电材于该盲孔中。藉由先将该介电层填满该些穿孔，再形成该盲孔于该些穿孔中的介电层中，以改善该些穿孔的壁面的粗糙度。

【技术实现步骤摘要】

本专利技术涉及一种贯穿胶体(Through molding via, TMV)的技术,尤指一种。
技术介绍
贯穿胶体(Through molding via, TMV)的技术，目前已广泛运用于半导体领域,其主要技术为利用激光烧灼方式于封装胶体表面进行开孔制程，以显露出位于封装胶体下的电性接点(如线路或电性连接垫)。例如，制作扇出型(Fan-Out, F0)封装堆栈(Package on Package, POP)结构时,便会使用该技术。图1A至图1D为现有F0-P0P封装结构的导电盲孔结构的制法的剖面示意图。如图1A所示，一具有多个线路层100的封装基板10设于一支撑件9上，且该封装基板10上设有一芯片11与一封装胶体12，并使该封装胶体12包覆该芯片11。如图1B所示，形成一介电层13于该封装胶体12上。如图1C所示，利用激光钻孔方式贯穿该介电层13与该封装胶体12，以形成多个盲孔130，令最上层的部分该线路层100 (即电性连接垫)外露于该盲孔130。如图1D所示，电镀形成如铜的导电材14于该介电层13上与该盲孔130中，使该介电层13上的导电材14作为扇出型线路重布层141，且于该盲孔130中的导电材14作为导电盲孔140，以令该导电盲孔140电性连接该线路层100与该线路重布层141。于后续制程中，如图1E所示，形成一绝缘保护层15于该线路重布层141与该介电层13上，且该绝缘保护层15形成有多个开孔150，使该线路重布层141的电性接触垫142外露于该些开孔150。之后，形成一表面处理层16于该电性接触垫142上，以结合多个如焊球的导电组件(图略)于该表面处理层16上，俾制成半导体封装件I。最后，移除该支撑件90目前该盲孔130的最大孔径R为100至200微米(um)，如第IC图所示，随着该半导体封装件I的体积朝轻薄短小及功能性增强的趋势设计，该盲孔130的孔径将愈做愈小，且布孔密度也愈高，以符合装结构体积轻薄短小、及功能性增强的需求。然而，前述现有导电盲孔140的制法中，使用激光钻孔方式形成该盲孔130，使该盲孔130的壁面130a呈现不平整表面，如图1C’所示，该盲孔130的壁面130a的粗糙度(Ra)为50微米(um)，也就是该盲孔130的壁面130a极为粗糙，所以该导电盲孔140将因粗糙的该壁面130a而形成锯齿状表面，如图1D所示，导致电荷容易集中于该导电盲孔140的表面突起处，以致于容易因电阻过高而产生焦耳热，进而造成线路断路的问题。此外,于电锻铜时,会先減锻一极薄的铜材晶种层(seed layer,图略)，但铜材与该封装胶体12的接口不亲，所以当该盲孔130的壁面130a极为粗糙时，该晶种层的铜材容易脱落(peeling)，致使后续电镀的导电材14无法有效附着于该盲孔130的壁面130a上而发生脱层现象，导致该半导体封装件I的可靠度不佳。又，遂有另一方式，通过于该壁面130a上锻覆一钝化层(passvat1n layer)12’，以形成另一盲孔120，如图1C”所示，而藉以改善孔壁的粗糙度，之后再形成该导电材14于该盲孔120中。然而，该钝化层12’的厚度t仅I至2微米(um)，并无法有效填补该壁面130a的粗糙度，也就是该盲孔120的壁面120a仍然粗糙，即该盲孔120的壁面120a仍无法避免线路断路与铜材脱落的问题。因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
技术实现思路
鉴于上述现有技术的种种缺失，本专利技术的目的为提供一种，能避免当电荷累积过多而产生焦耳热以造成线路断路的问题。本专利技术的导电盲孔结构，包括:封装胶体，其具有连通至该封装胶体外部的多个穿孔；介电层，其形成于该封装胶体上并填充该些穿孔，且于该些穿孔中形成有盲孔；以及导电材，其填充于该盲孔中。本专利技术还提供一种导电盲孔结构的制法，包括:于一封装胶体中形成连通至该封装胶体外部的多个穿孔；形成介电层于该封装胶体上，且该介电层填满该些穿孔；形成盲孔于该介电层上，且该盲孔位于该些穿孔中；以及形成导电材于该盲孔中。前述的中，该些穿孔以激光钻孔方式形成者，使该些穿孔的壁面为非平整面，且该些穿孔的壁面的平均粗糙度为2至60微米。前述的中，该穿孔的最大孔径为40至400微米。前述的中，该介电层的材质为感旋光性材质。前述的中，该介电层于该些穿孔中的厚度为30至50微米。前述的中，该盲孔以曝光方式形成者，使该盲孔的壁面为平整面，且该盲孔的最大孔径为30至350微米。前述的中，该导电材以电镀方式形成者，例如，该导电材填满该盲孔。另外，前述的中，该导电材为铜材。由上可知，本专利技术的，藉由先将该介电层填满该些穿孔，再形成该盲孔于该些穿孔中的介电层中，以改善该些穿孔的壁面的粗糙度，而使该盲孔的壁面呈平整面。因此，该导电材于该盲孔中不会产生电荷集中于孔壁突起处的现象，所以能避免当电荷累积过多而产生焦耳热以造成线路断路的问题。此外，由于铜材与该介电层的接口极亲，所以铜材不会从该盲孔的壁面上脱落，因而能避免该导电材脱层的问题。【附图说明】图1A至图1D为现有导电盲孔结构的制法的剖面示意图；其中，图1C’为图1C的局部放大图，图1C”为图1C’的另一方式；图1E为接续图1D的后续制程的首I]面TJK意图。图2A至图2D为本专利技术的导电盲孔结构的制法的剖面示意图；其中，图2C’为图2C的局部放大图2D’ ；以及图2E为接续图2D的后续制程的首I]面TJK意图。符号说明I, 2半导体封装件10封装基板100, 200线路层11芯片12，22封装胶体12’钝化层120，130，230盲孔120a, 130a, 220a, 230a 壁面13,23介电层14,24导电材140,240,240’导电盲孔141，241线路重布层142，242电性接触垫15，25绝缘保护层150, 250开孔16, 26表面处理层20承载件21电子组件220穿孔9支撑件D，R，R’孔径T, t厚度。【具体实施方式】以下藉由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本专利技术可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”及“一”等的用语，也仅为便于叙述的明了，而非用于限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本专利技术可实施的范畴。图2A至图2D为本专利技术的导电盲孔结构的制法的剖面示意图。如图2A所示，一承载件20设于一支撑件9上，且该承载件20上设有一电子组件21与一封装胶体22，并使该封装胶体22包覆该电子组件21。之后，于该封装胶体22中形成连通至该封装胶体22外部的当前第1页1 2 本文档来自技高网...

【技术保护点】
一种导电盲孔结构，包括：封装胶体，其具有连通至该封装胶体外部的多个穿孔；介电层，其形成于该封装胶体上并填充该些穿孔，且于该些穿孔中形成有盲孔；以及导电材，其填充于该盲孔中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈彦亨，林畯棠，纪杰元，詹慕萱，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾;71