晶圆上芯片封装件及其形成方法技术

根据实施例，本发明专利技术提供了一种封装件，该封装件包括第一器件封装件以及设置在第一器件封装件上方的扇出型RDL。扇出型RDL延伸超过第一器件封装件的边缘。第一器件封装件包括具有设置在第一衬底上的第一再分布层(RDL)的第一管芯、具有设置在第二衬底上的第二RDL的第二管芯、位于第一管芯上方并且沿着第二管芯的侧壁延伸的隔离材料、以及导电通孔。第一RDL接合至第二RDL，并且第一管芯和第二管芯包括不同的横向尺寸。导电通孔的至少一部分从隔离材料的顶面延伸至与第一RDL中的第一导电元件接触。

【技术实现步骤摘要】
【专利说明】优先权声明和交叉引用本申请要求2014 年 4 月 30 日提交的标题为“3D Chip-on-Wafer-on-Substrate”的美国临时申请第61/986,653号、2014年5月9日提交的标题为“3DChip-on-ffafer-on-Substrate Structure with Via Last Process”的美国临时申请第61/991，287号以及2014年7月 28 日提交的标题为“3D Chip-on-ffafer-on-Substrate withVia Last Process”的美国专利申请第14/444，681号的权益，其全部内容结合于此作为参考。
本专利技术涉及集成电路器件，更具体地，涉及。
技术介绍
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断改进，半导体工业已经经历了快速发展。在大多数情况下，集成密度的这种改进来自最小部件尺寸的反复减小(例如，将半导体工艺节点缩小至亚20nm节点)，这允许更多的组件集成到给定区域。随着最近对微型化、更高速度和更大带宽以及更低功耗和延迟的需求增长，增长了对半导体管芯的更小和更有创意的封装技术的需要。随着半导体技术进一步发展，堆叠半导体器件(例如，3D集成电路(3DIC))已经作为有效替代出现以进一步减小半导体器件的物理尺寸。在堆叠半导体器件中，在不同半导体晶圆上制造诸如逻辑、存储器、处理器电路等的有源电路。可以彼此堆叠地安装两个以上的半导体晶圆以进一步减小半导体器件的形状因素。两个半导体晶圆或管芯可以通过合适的接合技术接合在一起。常用的接合技术包括直接接合、化学激活接合、等离子体激活接合、阳极接合、共晶接合、玻璃浆料接合、粘附接合、热压缩接合、反应接合等。可以在堆叠半导体晶圆之间提供电连接。堆叠半导体器件可以提供更高的密度和更小的形状因素，并且允许增加的性能和较低的功耗。
技术实现思路
为了解决现有技术中存在的问题，本专利技术提供了一种封装件，包括:第一器件封装件，包括:第一管芯，具有设置在第一衬底上的第一再分布层(RDL);第二管芯，具有设置在第二衬底上的第二 RDL，所述第一 RDL接合至所述第二 RDL，其中，所述第一管芯和所述第二管芯包括不同的横向尺寸；隔离材料，位于所述第一管芯上方并且沿着所述第二管芯的侧壁延伸；以及导电通孔，其中，所述导电通孔的至少一部分从所述隔离材料的顶面延伸至与所述第一 RDL中的第一导电元件接触；以及扇出型RDL，设置在所述第一器件封装件上方，其中，所述扇出型RDL延伸超过所述第一器件封装件的边缘。在上述封装件中，其中，所述第一 RDL直接接合至所述第二 RDL。在上述封装件中，其中，所述导电通孔延伸穿过所述第二衬底并且与所述第二衬底电隔离，其中，所述第一器件封装件还包括设置在所述第二衬底和所述导电通孔之间的第一间隔件。在上述封装件中，其中，所述导电通孔延伸穿过所述第二衬底并且与所述第二衬底电隔离，其中，所述第一器件封装件还包括设置在所述第二衬底和所述导电通孔之间的第一间隔件，其中，所述间隔件的第一垂直尺寸小于所述导电通孔的第二垂直尺寸。 在上述封装件中，其中，所述封装件还包括接合至所述扇出型RDL的与所述第一器件封装件相反的侧的另一封装件组件。在上述封装件中，其中，所述导电通孔还与所述第二 RDL中的第二导电元件接触。在上述封装件中，其中，所述第一器件封装件还包括位于所述隔离材料上方的第三RDL，并且其中，所述第三RDL将所述第一 RDL中的所述第一导电元件电连接至所述第二RDL中的第二导电元件。在上述封装件中，其中，所述隔离材料包括氧化物或氮化物。根据本专利技术的另一方面，提供了一种封装件，包括:第一封装件组件，包括:第一管芯，包括设置在第一衬底上的第一再分布层(RDL);第二管芯，接合至所述第一管芯，其中，所述第二管芯包括设置在第二衬底上的第二 RDL ;第一隔离材料，设置在所述第二管芯周围，其中，所述第一隔离材料的底面与所述第一管芯的顶面基本齐平；以及第一导电通孔，延伸穿过所述第二衬底并且与所述第一 RLD中的第一导电元件或所述第二 RDL中的第二导电元件接触；模塑料，沿着所述第一封装件组件的侧壁延伸；扇出型RDL，横向延伸超过所述第一封装件组件的边缘；以及第二封装件组件，接合至所述扇出型RDL。在上述封装件中，其中，所述第一 RDL直接接合至所述第二 RDL。在上述封装件中，其中，所述第一封装件组件还包括:第三管芯，包括设置在第三衬底上的第三RDL，其中，所述第一隔离材料还设置在所述第三管芯周围；以及第二导电通孔，延伸穿过所述第三衬底并且与所述第三RDL中的第三导电元件接触。在上述封装件中，其中，所述第一封装件组件还包括:第四管芯，包括设置在第四衬底上的第四RDL，其中，所述第四管芯设置在所述第一隔离材料上方；以及第三导电通孔，延伸穿过所述第四衬底并且与所述第四RDL中的第四导电元件接触。在上述封装件中，其中，所述第一封装件组件还包括:第四导电通孔，延伸穿过所述第一隔离材料并且与所述第一 RDL中的第五导电元件接触。在上述封装件中，其中，所述第一封装件组件还包括位于所述第一隔离材料上方的蚀刻停止层以及位于所述蚀刻停止层上方的第二隔离材料，其中，所述第一导电通孔延伸穿过所述蚀刻停止层和所述第二隔离材料。 在上述封装件中，其中，所述第一封装件组件还包括位于所述第一隔离材料上方的蚀刻停止层以及位于所述蚀刻停止层上方的第二隔离材料，其中，所述第一导电通孔延伸穿过所述蚀刻停止层和所述第二隔离材料，其中，所述第一导电通孔包括双镶嵌结构。根据本专利技术的又一方面，提供了一种形成封装件的方法，包括:提供具有位于第一衬底上的第一再分布层(RDL)的管芯；提供具有位于第二衬底上的第二 RDL的晶圆；将所述第一 RDL直接接合至所述第二 RDL ;在所述晶圆上方以及所述管芯周围形成第一隔离材料；以及形成从所述第一隔离材料的顶面延伸至与所述第一 RDL或所述第二 RDL中的第一导电元件接触的导电通孔，其中，形成所述导电通孔包括:图案化开口 ；延伸所述开口以暴露所述第一导电元件，其中，延伸所述开口包括掩蔽所述开口的一部分；以及用导电材料填充所述开口。在上述方法中，其中，形成所述导电通孔还包括:在所述第一隔离材料上方形成蚀刻停止层，其中，延伸所述开口包括图案化所述蚀刻停止层；以及在所述蚀刻停止层上方形成第二隔离材料，其中，图案化所述开口包括在所述第二隔离材料中图案化所述开口。在上述方法中，其中，延伸所述开口还包括图案化所述第一衬底以及在所述第一衬底中的开口的侧壁上形成间隔件。在上述方法中，其中，在所述第二 RDL中设置所述第一导电元件，并且其中，延伸所述开口还包括暴露所述第一 RDL中的第二导电元件。在上述方法中，其中，在所述第二 RDL中设置所述第一导电元件，并且其中，延伸所述开口还包括暴露所述第一 RDL中的第二导电元件，其中，延伸所述开口还包括将所述第二导电元件用作蚀刻停止层。【附图说明】当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以任意地增大或减小。本文档来自技高网...

【技术保护点】
一种封装件，包括：第一器件封装件，包括：第一管芯，具有设置在第一衬底上的第一再分布层(RDL)；第二管芯，具有设置在第二衬底上的第二RDL，所述第一RDL接合至所述第二RDL，其中，所述第一管芯和所述第二管芯包括不同的横向尺寸；隔离材料，位于所述第一管芯上方并且沿着所述第二管芯的侧壁延伸；以及导电通孔，其中，所述导电通孔的至少一部分从所述隔离材料的顶面延伸至与所述第一RDL中的第一导电元件接触；以及扇出型RDL，设置在所述第一器件封装件上方，其中，所述扇出型RDL延伸超过所述第一器件封装件的边缘。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：余振华，陈明发，叶松峯，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71