FinFET器件的结构及其形成方法技术

本发明专利技术提供了一种用于制造鳍式场效应晶体管(FinFET)的方法。该方法包括：在衬底上方形成第一鳍结构，在衬底上方形成图案化的氧化硬掩模(OHM)以暴露n型FET区的第一栅极区中的第一鳍结构，在第一栅极区中的第一鳍结构的中部中形成半导体氧化物部件，在PFET区中形成第二鳍结构，形成伪栅极，形成源极/漏极(S/D)部件，由NFET区中的第一高k/金属栅极(HK/MG)和PFET区中的第二HK/MG替换伪栅极。本发明专利技术也提供了FinFET器件的结构及其形成方法。

【技术实现步骤摘要】
【专利说明】相关申请的交叉引用本申请与2013年I月14日提交的标题为“半导体器件及其制造方法(Semiconductor Device and Fabricating the Same) ” 的美国专利申请第 13/740，373号；2013年5月24日提交的标题为“FinFET器件及其制造方法(FinFET Device andMethod of Fabricating Same) ”的美国专利申请第13/902，322号；2013年7月3日提交的标题为“半导体器件的鳍结构(Fin Structure of Semiconductor Device)”的美国专利申请第13/934，992号以及2014年I月15日提交的标题为“半导体器件及其形成方法(Semiconductor Device and Format1n Thereof) ” 的美国专利申请第 14/155，793 号相关，其全部内容结合于此作为参考。
本专利技术总体涉及半导体
，更具体地，涉及。
技术介绍
半导体集成电路(IC)工业已经经历了指数增长。IC材料和设计中的技术进步已经产生了多代1C，其中，每一代都具有比前一代更小和更复杂的电路。在IC演化的过程中，功能密度(即，每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(即，使用制造工艺可以形成的最小组件(或线))减小。这个按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小也已经增加了处理和制造IC的复杂性，并且为了实现这些进步，需要在IC处理和制造中进行类似的发展。例如，已经引入诸如鳍式场效应晶体管(FinFET)的三维晶体管以替换平面晶体管。虽然现有的FinFET器件及其制造方法对于它们的预期目的通常已经能够胜任，但是它们并不是在所有方面都完全令人满意。
技术实现思路
为了解决现有技术中的问题，本专利技术提供了一种方法，包括:提供具有η型鳍式场效应晶体管(NFET)区和P型鳍式场效应晶体管(PFET)区的衬底；在所述NFET区和所述PFET区中形成第一鳍结构；在所述NFET区和所述PFET区上方形成图案化的氧化硬掩模(OHM)以暴露所述NFET区的第一栅极区中的所述第一鳍结构；在所述第一栅极区中的所述第一鳍结构的中部中形成半导体氧化物部件；在以硬掩模层覆盖所述NFET之后在所述PFET区中形成第二鳍结构；在所述第二鳍结构中的第二栅极区和所述第一栅极区中形成伪栅极；在所述NFET中的所述第一鳍结构中的第一源极/漏极(S/D)区中形成第一 S/D部件；在PFET中的所述第二鳍结构中的第二 S/D区中形成第二 S/D部件；由所述NFET区中的第一高k/金属栅极(HK/MG)替换所述伪栅极，并且所述第一 HK/MG环绕在所述第一栅极区中的所述第一鳍结构的上部上方；以及由所述PFET区中的第二 HK/MG替换所述伪栅极，并且所述第二 HK/MG环绕在所述第二栅极区中的所述第二鳍结构的上部上方。在上述方法中，其中，形成所述第一鳍结构包括:在所述衬底上方外延生长第一半导体材料层；在所述第一半导体材料层的顶部上外延生长第二半导体材料层；以及蚀刻所述第一半导体材料层和所述第二半导体材料层以在所述衬底中形成所述第一鳍结构和沟槽；其中，所述第二半导体材料层是所述第一鳍结构的上部，所述第一半导体材料层是所述第一鳍结构的所述中部，并且所述衬底是所述第一鳍结构的底部。在上述方法中，其中，形成所述图案化的OHM层包括:在所述NFET区和所述PFET区上方沉积OHM层；以及穿过图案化的光刻胶层蚀刻所述OHM层以从所述第一栅极区去除所述OHM层。在上述方法中，其中，形成所述第一鳍结构包括:在所述衬底上方外延生长第一半导体材料层；在所述第一半导体材料层的顶部上外延生长第二半导体材料层；以及蚀刻所述第一半导体材料层和所述第二半导体材料层以在所述衬底中形成所述第一鳍结构和沟槽；其中，所述第二半导体材料层是所述第一鳍结构的上部，所述第一半导体材料层是所述第一鳍结构的所述中部，并且所述衬底是所述第一鳍结构的底部；在所述第一栅极区中的所述第一鳍结构的所述中部中形成所述半导体氧化物部件包括:对暴露的所述第一鳍结构施加热氧化工艺；以及将所述第一半导体材料层的外层转变为所述半导体氧化物部件。在上述方法中，其中，形成所述第一鳍结构包括:在所述衬底上方外延生长第一半导体材料层；在所述第一半导体材料层的顶部上外延生长第二半导体材料层；以及蚀刻所述第一半导体材料层和所述第二半导体材料层以在所述衬底中形成所述第一鳍结构和沟槽；其中，所述第二半导体材料层是所述第一鳍结构的上部，所述第一半导体材料层是所述第一鳍结构的所述中部，并且所述衬底是所述第一鳍结构的底部；在所述PFET区中形成所述第二鳍结构包括:形成所述硬掩模层以覆盖所述NFET区；对所述第一鳍结构的所述第二半导体材料层开槽；以及在凹进的第二半导体材料层的顶部上外延生长第三半导体材料层。在上述方法中，其中，形成所述第一鳍结构包括:在所述衬底上方外延生长第一半导体材料层；在所述第一半导体材料层的顶部上外延生长第二半导体材料层；以及蚀刻所述第一半导体材料层和所述第二半导体材料层以在所述衬底中形成所述第一鳍结构和沟槽；其中，所述第二半导体材料层是所述第一鳍结构的上部，所述第一半导体材料层是所述第一鳍结构的所述中部，并且所述衬底是所述第一鳍结构的底部；所述第一 HK/MG环绕在所述第一鳍结构的所述第二半导体材料层上方。在上述方法中，其中，形成所述第一鳍结构包括:在所述衬底上方外延生长第一半导体材料层；在所述第一半导体材料层的顶部上外延生长第二半导体材料层；以及蚀刻所述第一半导体材料层和所述第二半导体材料层以在所述衬底中形成所述第一鳍结构和沟槽；其中，所述第二半导体材料层是所述第一鳍结构的上部，所述第一半导体材料层是所述第一鳍结构的所述中部，并且所述衬底是所述第一鳍结构的底部；所述第二 HK/MG环绕在所述第二鳍结构的第三半导体材料层上方。在上述方法中，其中，形成所述第一鳍结构包括:在所述衬底上方外延生长第一半导体材料层；在所述第一半导体材料层的顶部上外延生长第二半导体材料层；以及蚀刻所述第一半导体材料层和所述第二半导体材料层以在所述衬底中形成所述第一鳍结构和沟槽；其中，所述第二半导体材料层是所述第一鳍结构的上部，所述第一半导体材料层是所述第一鳍结构的所述中部，并且所述衬底是所述第一鳍结构的底部；形成所述第一 S/D部件包括:对所述第一鳍结构中的所述第二半导体材料层开槽；以及在凹进的第二半导体材料层的顶部上外延生长所述第一半导体S/D部件。在上述方法中，其中，形成所述第一鳍结构包括:在所述衬底上方外延生长第一半导体材料层；在所述第一半导体材料层的顶部上外延生长第二半导体材料层；以及蚀刻所述第一半导体材料层和所述第二半导体材料层以在所述衬底中形成所述第一鳍结构和沟槽；其中，所述第二半导体材料层是所述第一鳍结构的上部，所述第一半导体材料层是所述第一鳍结构的所述中部，并且所述衬底是所述第一鳍结构的底部；形成所述第一 S/D部件包括:对所述第一鳍结构中的所述第二半导体材料层开槽；以及在凹进的第二半导体材料层的顶部上外延生长所述第一半导体S/D部件；还包括:对本文档来自技高网...

【技术保护点】
一种方法，包括：提供具有n型鳍式场效应晶体管(NFET)区和p型鳍式场效应晶体管(PFET)区的衬底；在所述NFET区和所述PFET区中形成第一鳍结构；在所述NFET区和所述PFET区上方形成图案化的氧化硬掩模(OHM)以暴露所述NFET区的第一栅极区中的所述第一鳍结构；在所述第一栅极区中的所述第一鳍结构的中部中形成半导体氧化物部件；在以硬掩模层覆盖所述NFET之后在所述PFET区中形成第二鳍结构；在所述第二鳍结构中的第二栅极区和所述第一栅极区中形成伪栅极；在所述NFET中的所述第一鳍结构中的第一源极/漏极(S/D)区中形成第一S/D部件；在PFET中的所述第二鳍结构中的第二S/D区中形成第二S/D部件；由所述NFET区中的第一高k/金属栅极(HK/MG)替换所述伪栅极，并且所述第一HK/MG环绕在所述第一栅极区中的所述第一鳍结构的上部上方；以及由所述PFET区中的第二HK/MG替换所述伪栅极，并且所述第二HK/MG环绕在所述第二栅极区中的所述第二鳍结构的上部上方。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：江国诚，冯家馨，张智胜，吴志强，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71