本发明专利技术涉及一种电压调节器，其包括在运算放大器的第一级与最后一级功率晶体管之间添加的大gm电流缓冲驱动器。此电流缓冲允许显著缩减实现调节器稳定所需的最大内部及外部补偿电容。电流缓冲补偿电路允许宽范围的外部电容器大小，从而增加在选择外部电容器类型(具有低到高额定等效串联电阻ESR)方面的灵活性。
【技术实现步骤摘要】
【国外来华专利技术】【专利说明】具有电流缓冲以缩减补偿电容器大小及提供宽范围的外部电容器等效串联电阻(ESR)值的USB调节器相关串请案的交叉参考本申请案主张2013年3月14日申请的共同拥有的序列号为61/780，985的美国临时专利申请案的优先权，为了所有目的，所述申请案特此以引用的方式并入本文中。
本专利技术涉及USB电压调节器，且尤其涉及具有电流缓冲以缩减补偿电容器大小且提供宽范围的外部补偿电容器等效串联电阻(ESR)值的USB电压调节器。
技术介绍
USB电压调节器以极低等效串联电阻(ESR)值(例如，约10毫欧姆)操作。此ESR值不是非常准确，因为陶瓷电容器制造商很少在其数据表中指定ESR值。此外，精确值取决于外部电容器的额定大小/电压设计，且可基于用户连接拓扑(电路板布局及其上所使用的组件)变化，例如，并联放置多个小电容器，借此减小ESR ;或使用薄/长印刷电路板迹线以连接到电容器，借此增加铜迹线电阻ESR。通常，外部补偿低压降(LDO)电压调节器使用大值外部电容器以获得稳定性及有限额定ESR范围。归因于取决于负载条件的ESR值的可变化零极点位置，ESR值将严重影响LDO电压调节器的设计。因此，为了使电压调节器保持稳定，具有USB界面的现有产品使用需要非常大外部电容器大小及ESR值的变动的标准电压调节器架构。参考图1及1A，描绘展示不同ESR情境的各种频率响应图。图1 (a)展示期望正常频率响应。图1(b)展示ESR太高的情境。图1A(C)展示ESR太低的情境。及图lA(d)展示导致可怕的“死亡隧道”的ESR。
技术实现思路
因此，需要显著地改进具有小到大ESR值的外部电容器的范围且缩减内部补偿电容值的大小以稳定相关联电压调节器，尤其是低压降(LDO)电压调节器。根据实施例，电压调节器可包括:运算放大器；gm加强电流缓冲驱动器；输出功率驱动器，其中电流缓冲驱动器可耦合在运算放大器与输出功率驱动器之间；电流反馈电路，其耦合在输出功率驱动器与电流缓冲驱动器之间；及反馈环路，其耦合在输出功率驱动器与运算放大器之间。根据另一实施例，gm升压电路可耦合到电流缓冲驱动器。根据另一实施例，gm升压电路增加电流缓冲驱动器输入阻抗。根据另一实施例，gm升压电路使电流缓冲驱动器能够具有大gm值。根据另一实施例，偏置电路可耦合到电流缓冲驱动器以为电流缓冲驱动器的gm升压设定偏置比率。根据另一实施例，可提供启用/停用功能以启用/停用偏置电路以缩减维持电流。根据另一实施例，补偿电容器可耦合在输出功率驱动器与运算放大器的共源共栅节点之间。根据另一实施例，电压调节器可为低压降(LDO)电压调节器。根据另一实施例，运算放大器可具有适于耦合到参考电压的第一输入，及耦合到反馈环路的第二输入。根据另一实施例，运算放大器可为低增益且高带宽放大器。根据另一实施例，低增益且高带宽放大器可为折叠式共源共栅放大器。根据另一实施例，运算放大器可包括用于降低折叠式共源共栅放大器的输出阻抗的二极管连接PMOS晶体管。根据另一实施例，电流缓冲驱动器可为运算跨导放大器(OTA)。根据另一实施例，电流反馈电路可感测在输出功率驱动器处的电流改变。根据另一实施例，电流反馈电路可提供瞬态加强以实现经改进的负载调节。根据另一实施例，电流反馈电路可自输出电压节点提供反馈电压。根据另一实施例，电流缓冲驱动器可具有低输出阻抗。根据另一实施例，可提供在偏置电路中的电容器以用于改进偏置电路的抗噪声度。根据另一实施例，电压调节器可为USB电压调节器。根据另一实施例，电流缓冲驱动器可具有低输入阻抗，且可提供可实质上不影响电压调节器主要极点的高频率极点。【附图说明】可通过参考结合附图理解的以下描述获取本专利技术的更完全理解，在图中:图1及IA说明展示不同ESR情境的各种频率响应图；图2说明根据本专利技术的特定实例实施例的USB电压调节器的示意框图；图3、3A及3B组合说明根据本专利技术的特定实施例具有偏置、gm升压、电流驱动器及电流反馈电路的折叠式共源共栅放大器的示意图；及图4及5说明根据本专利技术的教示的瞬态及调节响应曲线。尽管本专利技术易于具有各种修改及替代形式，在图示中展示且本文详细描述本专利技术的特定实例实施例。然而，应理解，本文对特定实例实施例的描述并不希望将本专利技术限于本文所揭示的特定形式，而是相反，本专利技术将涵盖如由所附权利要求书所界定的所有修改及等效物。【具体实施方式】在典型低压降调节器(LDO)设计中，输出负载并非始终恒定。随着负载改变，输出处的极点位置自相对高频率(全负载，例如，>30mA)变化到非常低频率(无负载或非常低负载，例如，〈ΙΟΟμΑ)，从而归因于大的功率PMOS晶体管大小而导致难以分离输出极点与栅极极点。归因于负载电流的大转变范围(通常从非常低(小于250 μ Α)到非常大(约60mA))，USB调节器具有作为输出驱动器的非常大的功率PMOS晶体管。归因于此独特应用，很难实现SoC(系统单晶片)设计(无电容器架构)。USB LDO电压调节器应用需要外部电容器。外部电容器可具有自几毫欧姆到几十欧姆的范围内的非常不同ESR(等效串联电阻)值，引起输出极零点位置剧烈偏移。因此，当在(例如但不限于)USB LDO电压调节器中使用外部电容器时，需要将最后一级PMOS功率晶体管的栅极极点推到较高频率。根据各种实施例，一种电压调节器可包括在第一级运算放大器(OpAmp)与最后一级功率晶体管(例如，P沟道金属氧化物半导体(PMOS)晶体管)之间添加的大gm(跨导)电流驱动器(低阻抗电流缓冲放大器)。此电流缓冲允许最大内部补偿电容显著缩减到约3.7微微法拉，且允许外部负载电容的工作范围自约0.4微法拉到约4.7微法拉。此外，根据本专利技术的教示，电流缓冲给电路设计者提供更宽范围的可选择外部电容器大小。本文所描述及主张的电流缓冲补偿电路允许缩减的外部电容器大小，从而增加整体电路板布局效率及电容器选择灵活性。此外，根据各种实施例，电压调节器(例如，USB电压调节器)可通过根据本专利技术的教示(例如但不限于)使用低压降(LDO)电压调节器电路设计消耗更少电力。根据各种实施例，可通过充分分离电压调节器电路内的极点以建立近似单极点系统来处置ESR的各种值。参考图2，描绘根据本专利技术的特定实例实施例的电压调节器的示意框图。调节器可包括低增益运算放大器(OpAmp) 202、低阻抗电流缓冲驱动器204及功率输出驱动器206，例如，PM0S。能够使用较小值的内部及外部电容的关键在于第一级运算放大器202与最后一级功率输出驱动器206之间具有大gm电流驱动器缓冲放大器204。图2的电压调节器可进一步包括偏置电路208、电流反馈210、反馈环路212、补偿电容器214及gm升压电路218。此电压调节器可将电力(电压及电流)供应到外部负载及电容器216，且可进一步用作USB电压调节器。运算放大器202作为折叠式共源共栅配置的实施是归因于其独特架构，所述架构导致在输出处的单一极点，此最小化其补偿的复杂性。电流缓冲驱动器204的作用如同连接在运算放大器202与输出驱动器206之间的低阻抗驱动器。因为在电力供应操作期间输出驱动器206可提供非常大量切换电流，所以归因于驱动器的大小，栅极电容显著地高，借此导致在相对低频率本文档来自技高网...
【技术保护点】
一种电压调节器，其包括：运算放大器，gm加强电流缓冲驱动器；输出功率驱动器，其中所述电流缓冲驱动器耦合在所述运算放大器与所述输出功率驱动器之间；电流反馈电路，其耦合在所述输出功率驱动器与所述电流缓冲驱动器之间；以及反馈环路，其耦合在所述输出功率驱动器与所述运算放大器之间。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：周华敏，伍韦·马丁，克里斯廷·阿尔比那，佛瑞兹·史克朗德，明·勒，
申请(专利权)人：密克罗奇普技术公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。