一种基于拓扑半金属的FET和HEMT及其制备方法技术

本发明专利技术公开了一种基于拓扑半金属的FET和HEMT及其制备方法。本发明专利技术的场效应晶体管包括：衬底；形成在衬底上的沟道层；分别形成在沟道层上两侧的源极和漏极；形成在沟道层上源极和漏极之间的栅极；沟道层采用n型掺杂或p型掺杂的砷化镉Cd3As2材料。本发明专利技术的沟道层采用拓扑半金属Cd3As2，是一种新型的拓扑材料，其体态具有两个狄拉克锥，狄拉克点受晶体对称性保护而不会产生能隙；Cd3As2具有超高的电子迁移率，对于高质量的Cd3As2样品，室温下的电子迁移率可达1.5×104cm2/V·s，5K时可达107cm2/V·s，远远超过现有晶体管；由于Cd3As2特殊的能带结构，有望在低温下实现无耗散的弹道输运。

【技术实现步骤摘要】

本专利技术涉及场效应晶体管制备技术，具体涉及一种基于拓扑半金属的场效应晶体管和高电子迀移率晶体管及其制备方法。
技术介绍
金属-氧化物-半导体场效应晶体管(MOSFET)因其体积小、速度快、易集成等特点广泛应用于半导体器件和电路中，其工作性能主要取决于沟道的载流子迀移率、载流子饱和速度、栅极调制效率和器件尺寸等。由于GaAs的载流子迀移率、饱和速度均比Si高很多，在此基础上发展起来的金属-半导体场效应晶体管(MESFET)和高电子迀移率晶体管(HEMT)在高频性能方面相比MOSFET有了很大的提升。随着计算机运行速度不断提高，半导体器件高度集成化，对晶体管的高频性能和能耗提出了更高的要求，寻找超高迀移率和低能耗的材料成了当务之急。现有的晶体管的沟道层多米用氣化嫁GaN、神化嫁GaAs或娃Si等半导体材料，室温下基于GaAs/AlGaAs的HEMT电子迀移率约为8000cm2/V.s，基于GaAs的MESFET约为4800cm2/V.s，Si 的 MESFET 只有 630cm2/V.S。
技术实现思路
针对以上现有技术中存在的问题，利用拓扑半金属砷化镉Cd3Asj^超高电子迀移率，本专利技术提出了一种基于拓扑半金属Cd3Asj^场效应晶体管和高电子迀移率晶体管及其制备方法。本专利技术的一个目的在于提供一种基于拓扑半金属的场效应晶体管。本专利技术的场效应晶体管包括:衬底；形成在衬底上的沟道层；分别形成在沟道层上两侧的源极和漏极；形成在沟道层上源极和漏极之间的栅极；沟道层采用η型掺杂或P型掺杂的砷化镉Cd3As2材料。本专利技术的场效应晶体管还包括形成在衬底和沟道层之间的缓冲层，缓冲层采用适合Cd3As2外延生长的材料。本专利技术的场效应晶体管还包括形成在沟道层左右两侧的高掺杂层；高掺杂层采用比沟道层掺杂浓度高的η型或P型半导体材料，或者比沟道层掺杂浓度高的η型或P型Cd3As2材料，用于提供和接收载流子，以减小源漏之间的电阻。高掺杂层的顶端可以高过沟道层，底端可以直接接触缓冲层或衬底。源极和漏极可以直接形成在高掺杂层上。进一步，场效应晶体管还可以选择性地在沟道层上方形成凹陷，栅极可以直接形成在凹陷上。本专利技术的基于拓扑半金属的场效应晶体管的制备方法，包括以下步骤:I)提供衬底，衬底可以选用普通半导体材料，如硅、砷化镓等；2)在衬底上，采用金属有机化学气相沉积MOCVD或分子束外延MBE技术生长砷化镉，形成沟道层；3)在沟道层上表面两侧，蒸发金属或生长导电金属氧化物氮化物形成源极和漏极；4)在源极和漏极之间，蒸发金属或生长导电金属氧化物氮化物形成栅极。本专利技术的另一个目的在于提供一种基于拓扑半金属的高电子迀移率晶体管。本专利技术的高电子迀移率晶体管包括:衬底；形成在衬底上的沟道层；形成在沟道层上的势皇层；分别形成在势皇层上两侧的源极和漏极；形成在源极和漏极之间的栅极；沟道层采用未掺杂的砷化镉Cd3As2材料；沟道层和势皇层采用不同晶格常数的材料，在二者的界面上形成二维电子气。势皇层采用η型掺杂的含有Cd或As元素的半导体材料；势皇层材料的带隙大于沟道层材料的带隙。沟道层和势皇层采用不同晶格常数的材料，在二者的界面上形成二维电子气。进一步，在沟道层和势皇层之间可以选择性地加入间隔层。本专利技术的高电子迀移率晶体管还包括形成在衬底和沟道层之间的缓冲层，缓冲层可以采用适合拓扑半金属Cd3As2外延生长的材料。缓冲层要求与衬底和沟道层晶格匹配，可以提高沟道层的生长质量，降低器件的噪声，改善器件的性能。本专利技术的高电子迀移率晶体管还可以包括形成在势皇层左右两侧的高掺杂层；高掺杂层采用高浓度掺杂的η型或P型半导体材料，用于提供和接收载流子，以减小源漏之间的电阻。高掺杂层的顶端可以高过势皇层，底端可以延伸至沟道层，也可以直接接触缓冲层或衬底。源极和漏极可以直接形成在高掺杂层上。进一步，高电子迀移率晶体管还可以选择性地在沟道层上方形成凹陷，栅极可以直接形成在凹陷上。本专利技术的基于拓扑半金属的高电子迀移率晶体管的制备方法，包括以下步骤:I)提供衬底，衬底可以选用普通半导体材料，如硅、砷化镓等；2)在衬底上，采用MOCVD或MBE技术外延生长砷化镉，形成沟道层；3)在沟道层上，采用MOCVD或MBE技术外延生长势皇层，二者采用不同晶格常数的材料，在二者的界面上形成二维电子气；4)在势皇层上表面两侧蒸发金属或生长导电金属氧化物氮化物形成源极和漏极；5)在源极和漏极之间，蒸发金属或生长导电金属氧化物氮化物形成栅极。本专利技术的优点:本专利技术的沟道层采用拓扑半金属Cd3As2，是一种新型的拓扑材料，其体态具有两个狄拉克锥，狄拉克点受晶体对称性保护而不会产生能隙；Cd3As2具有超高的电子迀移率，对于高质量的Cd3As2样品，室温下的电子迀移率可达1.5 X 10 4cm2/V.s，5K时可达107cm2/V.s，远远超过现有晶体管；由于Cd3A1^殊的能带结构，有望在低温下实现无耗散的弹道输运。【附图说明】图1为本专利技术的场效应晶体管的实施例一的剖面图；图2为本专利技术的场效应晶体管的实施例二的剖面图；图3为本专利技术的场效应晶体管的实施例二的制备方法的流程图；图4为本专利技术的高电子迀移率晶体管的实施例三的剖面图；图5为本专利技术的高电子迀移率晶体管的实施例四的剖面图；图6为本专利技术的高电子迀移率晶体管的实施例四的制备方法的流程图。【具体实施方式】下面结合附图，通过实施例对本专利技术做进一步说明。实施例一如图1所不，本实施例的场效应晶体管包括:衬底101 ;形成在衬底上的沟道层102 ;分别形成在沟道层上两侧的源极103和漏极105 ;形成在源极和漏极之间的栅极104 ;沟道层102采用η型掺杂或P型掺杂的砷化镉Cd3As2材料。源极103、栅极104和漏极105采用导电材料，如金属、合金、导电金属氧化物和导电金属氮化物等。实施例二如图2所示，本实施例的场效应晶体管包括:衬底201 ;形成在衬底上的缓冲层207 ;形成在缓冲层上的沟道层202 ;在沟道层上源极和漏极之间形成凹陷，栅极204直接形成在凹陷上；形成在沟道层左右两侧的高掺杂层206 ;分别直接形成在高掺杂层上的源极203和漏极205。缓冲层207需要与衬底201和沟道层202晶格匹配，适合沟道层202的形成，降低器件的噪声。高掺杂层206采用高浓度掺杂的η型或P型半导体材料，用于提供和接收载流子，减小源漏间电阻。高掺杂层206的顶端高出沟道层202，底端直接与缓冲层207接触。进一步在沟道层202与栅极204之间加入介质层。如图3所示，本实施例的场效应晶体管的制备方法，包括以下步骤:I)提供衬底201，如图3(a)所不；2)在衬底201上，采用MOCVD或MBE技术外延生长缓冲层207，如图3 (b)所示；<当前第1页1 2 本文档来自技高网...

【技术保护点】
一种基于拓扑半金属的场效应晶体管，其特征在于，所述场效应晶体管包括：衬底；形成在衬底上的沟道层；分别形成在沟道层上两侧的源极和漏极；形成在沟道层上源极和漏极之间的栅极；所述沟道层采用n型掺杂或p型掺杂的砷化镉Cd3As2材料。

【技术特征摘要】

【专利技术属性】
技术研发人员：王健，刘易，赵弇斐，
申请(专利权)人：北京大学，
类型：发明
国别省市：北京;11